Полупроводниковая схема, в частности, для применения в интегральном модуле - RU2189071C2

Чертежи

Описание

Изобретение относится к полупроводниковой схеме, в частности, для применения в интегральном модуле, которая содержит следующие признаки:
- по меньшей мере, один рабочий блок со схемой управления, например с микропроцессором, и с запоминающим устройством данных,
- по меньшей мере, один блок инициализации для тестирования и/или для инициализации рабочего блока или, соответственно, рабочих блоков;
- по меньшей мере, один рабочий блок соединен через, по меньшей мере, одну выполненную разъединяемой соединительную линию с, по меньшей мере, одним блоком инициализации.

В названных соответствующих ограничительной части полупроводниковых схемах запоминающее устройство данных часто выполнено в виде энергонезависимого, то есть сохраняющего информацию при отключении питания программируемого запоминающего устройства данных. При изготовлении полупроводниковой схемы, например, с помощью блока инициализации данные записывают в запоминающее устройство данных. Далее является возможным приводить рабочий блок с помощью блока инициализации в состояние, в котором он может подвергаться тестированию. Для этого блок инициализации через соединительные линии соединен с рабочим блоком. Подобные соединительные линии выполнены из проводящего материала, например из проводящего полимера, как, в частности, поликремния, или из металла.

Для повышения надежности систем, для которых применяют соответствующие ограничительной части полупроводниковые схемы, блок инициализации после изготовления полупроводниковой схемы на длительное время отделяют от рабочего блока. За счет этого надежно деактивируются функции блока инициализации так, что соответствующие нежелательные изменения являются невозможными. После изготовления соответствующей ограничительной части полупроводниковой схемы названные выше соединительные линии для этого разъединяют. Это происходит, например, за счет электрической вспышки, за счет лазерной резки или также за счет механического разделения. В частности, в случае, в котором соединительные линии прерывают за счет лазерной резки или за счет механического разделения, полупроводниковую схему затем заделывают в изолирующий материал корпуса, который обеспечивает дополнительную защиту от нежелательных изменений.

Чтобы сделать реактивирование разъединенных соединительных линий для целей манипуляции более сложным, в уровне техники известно, располагать соединительную линию в лежащем по возможности глубоко слое полупроводниковой схемы. Свободные концы разъединенной соединительной линии могут тогда быть снова соединены друг с другом только особенно дорогим и сложным образом. Для этого соединительная линия должна быть прежде всего освобождена. Это является особенно сложным, так как для этого должны быть удалены лежащие над соединительной линией слои полупроводниковой схемы без разрушения самой полупроводниковой схемы. После этого затем должно быть произведено проводящее соединение свободных концов соединительной линии. На практике это, как правило, не происходит, так как соответствующие ограничительной части полупроводниковые схемы за счет выше описанных мер являются хорошо защищенными от нежелательных изменений.

Несмотря на выгодное выполнение соответствующих ограничительной части полупроводниковых схем относительно нежелательного реактивирования блока инициализации, все таки может случиться, что полупроводниковая схема подвергается изменению.

ЕР 0172108 А1 раскрывает полупроводниковую схему в интегральном модуле, причем разъединяемая соединительная линия между схемой и выводом защищена за счет подключенной к "земле" покрывающей пластинки. Соединительная линия может быть достигнута тестовым зондом только тогда, если тестовый зонд проникнет через эту покрывающую пластинку, что приводит к короткому замыканию тестового зонда. Поэтому тестовым зондом нельзя считывать никакого сигнала с соединительной линии. Если же покрывающую пластинку удалить, то разъединенное соединение может быть снова соединено.

US 5473112 раскрывает интегральную полупроводниковую схему, в которой доступ к энергонезависимому запоминающему устройству включается логической схемой или через входные/выходные контактные штырьки с мультиплексорами. Управляющая линия мультиплексоров защищена экранирующими линиями, которые находятся на определенном потенциале. Исследование полупроводниковой микросхемы посредством считывания электронным лучом или ионного фрезерования приводит к короткому замыканию управляющей линии с экранирующей линией, за счет чего доступ через входные/выходные контактные штырьки к запоминающему устройству становится невозможным.

Задачей настоящего изобретения поэтому является предоставление в распоряжение соответствующей ограничительной части полупроводниковой схемы, которая имеет улучшенную защиту от нежелательных изменений.

Эта задача решается согласно изобретения за счет соответствующей ограничительной части полупроводниковой схемы, которая, кроме того, содержит следующие признаки:
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с блоком инициализации или, соответственно, с блоками инициализации потенциальная линия;
- блок инициализации выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.

Лежащая в основе изобретения задача решается, кроме того, за счет соответствующей ограничительной части полупроводниковой схемы, которая содержит следующие признаки:
- в области, по меньшей мере, одной соединительной линии предусмотрена, по меньшей мере, одна находящаяся в соединении с рабочим блоком или, соответственно, по меньшей мере, с одним из рабочих блоков потенциальная линия;
- рабочий блок выполнен с возможностью переведения в неактивное состояние при соединении потенциальной линии или, соответственно, по меньшей мере, одной из потенциальных линий с соединительной линией или, соответственно, с, по меньшей мере, одной из соединительных линий.

С подобными потенциальными линиями реактивирование разъединенной соединительной линии значительно затрудняется. Дело в том, что потенциальные линии расположены на по возможности близком расстоянии рядом с соединительной линией, имеющей по возможности малую ширину, а именно таким образом, что при попытке контактирования соединительной линии с целью восстановления электрического соединения, возникает электрически проводящий контакт или, соответственно, короткое замыкание между соединительной линией и потенциальной линией. Подобное короткое замыкание может считываться рабочим блоком и/или блоком инициализации. При считывании подобного короткого замыкания рабочий блок и/или блок инициализации переходит в неактивное состояние, что делает невозможным выслеживание и/или изменение данных в запоминающем устройстве данных и прослеживание функций рабочего блока.

Потенциальные линии находятся предпочтительно на определенном, характерном потенциале, который может особенно просто распознаваться рабочим блоком или, соответственно, блоком инициализации. За счет этого является возможным быстрое и надежное распознавание попытки ремонта соединительной линии.

Далее является предпочтительным, если соединительная линия вместе с потенциальной линией "зарыта" в лежащем по возможности глубоко слое полупроводниковой схемы. Если в попытке манипуляции соединительная линия и потенциальная линия освобождены, тогда в полупроводниковой схеме имеется глубокая канавка, в которой соединительную линию можно только очень сложно контактировать, не вызывая короткого замыкания с лежащей рядом потенциальной линией. За счет этого получается особенно надежная полупроводниковая схема.

В форме дальнейшего развития изобретения, по меньшей мере, одна соединительная линия и, по меньшей мере, одна потенциальная линия выполнены в основном параллельно друг другу. Подобная полупроводниковая схема может изготавливаться особенно просто.

Кроме того, в области соединительной линии предусмотрены, по меньшей мере, две потенциальные линии. При подобном выполнении с несколькими потенциальными линиями вокруг соединительной линии получается особенно надежная форма выполнения соответствующей изобретению полупроводниковой схемы. А именно, тогда является почти невозможным получить доступ к соединительной линии без создания проводящего соединения с потенциальной линией, что переводит блоки полупроводниковой схемы в неактивное состояние. За счет этого получается особенно надежная полупроводниковая схема.

Наконец, согласно изобретению предусмотрено, что полупроводниковая схема окружена изолирующим корпусом. В связи с подобным изолирующим корпусом освобождение полупроводниковой схемы и соединительной линии дополнительно затрудняется так, что нежелательные изменения затрудняются.

Изобретение поясняется ниже более подробно чертежами на одном примере выполнения.

Фигура 1 показывает отрезок соединительной линии соответствующей изобретению полупроводниковой схемы в виде сверху;
фигура 2 показывает отрезок соединительной линии с фигуры 1 в поперечном сечении;
фигура 3 показывает отрезок соответствующей изобретению соединительной линии с фигуры 2 после попытки соединения.

Фигура 1 показывает вырез из соответствующей изобретению полупроводниковой схемы.

Полупроводниковая схема содержит не показанный в этом виде рабочий блок и также не показанный в этом виде блок инициализации, которые находятся между собой в соединении посредством соединительной линии 1 с шириной порядка 1 мкм. После изготовления полупроводниковой схемы соединительная линия 1 является разъединенной в месте разъединения А-В. В области соединительной линии 1 и на расстоянии от нее порядка 1 мкм предусмотрены далее первая потенциальная линия 2 и вторая потенциальная линия 3. Потенциальная линия 2 и потенциальная линия 3 находятся на определенном потенциале, который может считываться как рабочим блоком, так также в блоком инициализации.

Фигура 2 показывает вырез полупроводниковой схемы с фигуры 1 в месте разъединения А-В в поперечном сечении.

Как особенно хорошо видно в этом виде, соединительная линия 1, первая потенциальная линия 2 и вторая потенциальная линия 3 расположены в глубоком слое полупроводниковой схемы, окруженной корпусом 4.

Фигура 3 показывает отрезок соответствующей изобретению полупроводниковой схемы с фигуры 2 после попытки снова соединить друг с другом прерванные концы соединительной линии 1 в месте разъединения А-В.

Для этой цели корпус 4 снят до высоты того слоя полупроводниковой схемы, в котором лежат соединительная линия 1, первая потенциальная линия 2 и вторая потенциальная линия 3. При этом в области места разъединения А-В возникла канавка 5, которая проходит внутрь корпуса 4 настолько, что соединительная линия 1 лежит свободно. При этом были освобождены также первая потенциальная линия 2 и вторая потенциальная линия 3.

После заполнения канавки 5 электрически проводящей массой 6 свободные концы соединительной линии 1 снова электрически соединены друг с другом. При этом создается также электрически проводящее соединение между соединительной линией 1, первой потенциальной линией 2 и второй потенциальной линией 3. Это опрашивается как рабочим блоком, так и блоком инициализации так, что оба блока переводятся в неактивное состояние, которое препятствует выслеживанию данных в рабочем блоке.

Реферат

Изобретение относится к полупроводниковой схеме, которая содержит один рабочий блок со схемой управления, например с микропроцессором, и с запоминающим устройством данных, один блок инициализации рабочего блока или соответственно рабочих блоков, один рабочий блок соединен через одну выполненную разъединяемой соединительную линию (1) с одним блоком инициализации. Для повышения надежности блок инициализации после завершения изготовления полупроводниковой схемы на длительное время отделяют от рабочего блока за счет того, что соединительные линии разъединяют. Для затруднения реактивации разъединенных соединительных линий полупроводниковая схема содержит в области одной соединительной линии (1) находящуюся в соединении с блоком инициализации и/или с рабочим блоком потенциальную линию (2, 3), блок инициализации и/или рабочий блок выполнены с возможностью переведения в неактивное состояние при соединении потенциальной линии или соответственно одной из потенциальных линий (2,3) с соединительной линией (1) или соответственно с одной из соединительных линий. Технический результат: повышение защиты от нежелательных изменений. 2 с. и 8 з.п.ф-лы, 3 ил.

Формула