Устройство для контроля работы противоблокировочной системы автомобиля - SU791269A3
Код документа: SU791269A3
Чертежи
Описание
тах памяти блок контроля, подключенный ко входам логического блока/введен кратный частотный делитель, вход которого подключен к тахометрическому датчику, выход - ко входу блока контроля. Кроме того, выходная частота кратного частотного делителя кратна 2, где п 1,2,3...
На фиг. 1 представлен один из вариантов выполнения- устройства; на фиг. 2 - другой вариант выполнения устройства.
Устройство содержит блок 1 для формирования контрольного сигнала, блок состоит из генератора 2 тактовых импульсов, делителя 3 частоты,г элемента И 4 и элемента 5 памяти, на вход генератора 2 тактовых импульсов подаются тактовые импульсы, а со стороны выхода формируется контрольный управляющий сигнал, который через элемент ИЛИ 6 подается на кратный частотный делитель 7. Блок 8 контроля содержит подключенные к .. впускному клапану 9 и выпускному клапану 10 элементы И 11, 12 и 13. Элемент И 13 служит для логической связи сигналов задержки, проскальзывания и наведения впускного и выпускного клапанов. Кроме того, блок 8 контроля содер сит элементы 14, 15 и 16 памяти, причем последний срабатывает от выходного сигнала элемента И 13, и элемент 17 задержки, который подключен к выходу элемента НЕИЛИ 18, ко входам которого подключены выходы элементов 5, 14, 15 к 16 памяти. Блок . 1 для формирования контрольного сигнала и блок 8 контроля соединены между собой проводами 19 и 20. Частотный делитель 7 содержит кроме элемента ИЛИ 6 преобразователь 21 синусоидальных сигналов прямоугольной формы, ЗК-триггер 22 и дифференцирующее звено, состоящее из конденсатора 23 и резистора 24, частотный делитель 7 подключен к выходу тахометрического датчика 25.Устройство работает следуняцим образом .
Во Время регулированного торможения сигналы датчика 25 колеса непосредственно поступают на логический блок 26, который известным образом преобразовывает сигналы в сигналы ускорения 27, замедления 28.к проскальзывания 29. Эти сигналыг соединяют друг с другом и используют для регулирования впускного клапана 9 и выпускного клапана 10. Для контроля логического блока 26 во время незаторможенной езды тактовая частота импульсов генератора 2 делится в делителе 3 частоты, с которого, например , каждые пять минут на элемент И 4 поступает пусковой импульс, который подается на элемент 5 памяти,а Именно на его таксовый вход только тогда, когда не происходит регулиро:вание и имеется определенная минимальная .скорость, к примеру 15 км/ч. Если выполнены эти условия, которые в виде соответствующих сигналов информации подаются на входы элемента И 4, элемент 5 памяти устанавливается таким образом, что на его выходе 30 появляется контрольный управляющий сигнал, которым кратный астотный делитель 2:1 и прекрацает сбрасывание элемента 5 памяти , причем контрольный сигнал через провод 20, элемент НЕ-ИЛИ 18 и провод 31 подается на элементы 15 и 16 памяти. Затем этот сигнал через провода 20 и 32 поступает на входы 33 и 34 элементов И 11 и 12, вследствие чего они отключаются. Посредством деления частоты сигнала датчика имитируется задержка, и логическим блоком 26 вырабатывается сигнал задержки 28, управляющий впускным клапаном
9.Через клапан 9 и элемент И 11 запускается элемент 15 памяти, посредством выходного сигнала которого предотвращается дальнейшее управление впускного клапана 9. Затем формируется сигнал проскальзывания 29,который управляет вьшускньлм клапаном
10.Вследствие этого через элемент И 12 запускается элемент 16 памяти, посредством выходного сигнала которого также предотвращается управление выпускного клапана 10. К этому моменту времени срабатывает элемент И 13, и запускается элемент 14 памяти, выходной сигнал которого возвращает элемент 5 памяти в прежнее состояние , вследствие чего исчезает контрольный управляющий сигнал, кратный частотный делитель 7 ,2:1) отключается . Из-за .этого отключения имитированная частота сигналп датчика повышается с уменьшенного до фактического значения, и образуется сигнал ускорения 27, который возвращает элемент 14 памяти в прежнее состояние . Если сигнал 27 снова исчезает , то через элемент НЕ-ИЛИ 18 элементы 15 и 16 памяти возвращаются в прежнее состояние, вследствие чего возникает возможность того, что регулировочные клапаны снова могут регулироваться правильными регулирующими сигналами. Так как все элементы 5, 15, 16 и 14 памяти возвращены в прежнее состояние, то на выходе элемента НЕ-ИЛИ 18 формируется сигнал,отключающий элемент 17 задержки . В течение всего времени проверки элементом 17 задержки управляется элемент НЕ-ИЛИ 18. В случае ошибки один или несколько элементов 5, 15, 16 и 14 памяти не возвращаются
в прежнее положение. Например при погрешности сигнала 27 в грежнее положение не возвращается элемент 14 памяти. Вследствие этого элемент 17 задержки управляется -«ломеитом
НЕ-ИЛИ 18 дольше, чем это необходимо для проведения проверки, и вырабатывает таким образом сигнал ошибки , который подается на схему защиты (на фиг, 1 не показана) или индикаторную лампу 35.
Ниже поясняются схемы деления частоты сигнала датчика для устройства по варианту 1 (фиг. 1) и 2 (фиг.2).
При схеме согласно фиг. 1 с датчика 25 через преобразователь 21 синусоидальных сигналов прямоугольной формы сигналы поступают на тактовый вход ЗК-триггера 22 и через дифференцирующее звено, состоящее из конденсатора 23 и резиртора 24,- на вход элемента ИЛИ б,на другой вход которого подается контрольный управляющий сигнал. При нормальном режиме на выходе элемента.5 памяти находится низкий сигнал. Этот сигнал обеспечивает то, что при каждом спадающем фронте входного сигнала, т.е. сигнал датчика 25, Зк-триггер 22 возвращается посредством элемента ИЛИ 6 в прежнее состояние (динамический возврат ) и при последующем нарастающем фронте может быть снова запущен. Вследствие этого работающий обычно в качестве делителя 2:1 JK-триггер 22 вынужден работать в режиме 1:1. Если на выходе элемента 5 памяти появляется высокий сигнал, то сброс предотвращается, и ДК-триггер 22 работает в качестве делителя 2:1. Таким образом на выходе Зк-триггера 22 появляется сигнал с половинной входной частотой, т.е.. половинной частотой сигнала датчика 25.
При схеме согласно фиг. 2 сброс триггера 22 происходит не динамически со спадающим фронтом входного сигнала, а во время низкого входного сигнала, т.е. тахометрического датчика 25. Для этого необходимы дополнительные средства. В цепи 36 подачи тактовых импульсов JK-триггера 22 предусмотрен элемент 37 задержки с тем, чтобы сброс заканчивался до того, как управляющий фронт достигает тактового входа. Чтобы создать определенные условия переключения , переключение с режима 2:1 на режим l.sl можно производить только тогда когда контрольный управляющий сигнал находится на входе элемента 5 памяти, а выходнсЗй сигнал ЗК-триггера 22 - на выходе. С этой целью посредством контрольного управляющего сигнала устанавлива0 ется Элемент 38 памяти, который возвращается JB прежнее состояние только тогда, когда на элементе 5 памяти и JK-триггере 22 находятся низкие сигналы. Посредством выходного
5 сигнала элемента 38 памяти переключение 2:1 - Д:1 осуществляется через элемент НЕ-ИЛИ 39 аналогично схеме на фиг. 1.
Формула изобретения
1.Устройство для контроля работы противоблокировочной системы автомобиля ,содержащее тахометрический датчик , блок формирования контрольного сигнала и выполненный на элементах памяти блок контроля, подключенный
ко входам логического блока, отличающееся тем, что, с цельЬ повышения надежности устройства, в него введен кратный частотный делитель , вход которого подключен к тахометрическому датчику, а выход - ко входу блока контроля.
2.Устройство для контроля работы противоблокировочной системы автомобиля по п. 1, о т л и ч а. ю щ е ес я тем, что выходная частота кратного частотного делителя кратна 2, где п 1,2,3...
Исто.чники информации, принятые во внимание при экспертизе
1.Выложенная заявка ФРГ
№ 2130907, кл. G 07 С 3/10, 1973.
2.Выложенная заявка ФРГ
№ 2231864,кл. G 07 С 5/00, 1974 (прототип).
И
25
Реферат
Формула
