Мультиплексирование адресов в псевдодвухпортовой памяти - RU2010141856A

Реферат

1. Система мультиплексирования адресов псевдодвухпортовой памяти, содержащая: ! триггер адреса порта чтения, предназначенный для хранения адреса чтения в ответ на внешний сигнал синхронизации; ! триггер адреса порта записи, предназначенный для хранения адреса записи в ответ на внешний сигнал синхронизации; ! схема управления, которая управляет доступом к памяти на чтение/запись, основываясь на контроле первой операции обращения к памяти; и ! мультиплексор, который выполняет переключение между сохраненным адресом чтения и сохраненным адресом записи в ответ на сигнал переключения от схемы управления. ! 2. Система мультиплексирования адресов псевдодвухпортовой памяти по п.1, в которой первой операцией обращения к памяти является операция чтения из памяти. ! 3. Система мультиплексирования адресов псевдодвухпортовой памяти по п.2, в которой триггер адреса порта чтения освобождается после операции чтения. ! 4. Система мультиплексирования адресов псевдодвухпортовой памяти по п.3, в которой триггер адреса записи остается в зафиксированном состоянии после операции чтения. ! 5. Система мультиплексирования адресов псевдодвухпортовой памяти по п.4, в которой адрес порта записи освобождают после операции записи. ! 6. Система мультиплексирования адресов псевдодвухпортовой памяти по п.1, в которой схема управления содержит схему задержки внутренней синхронизации, которая формирует задержку внутренней синхронизации, причем схема управления устанавливает уровень внутреннего сигнала синхронизации после задержки внутренней синхронизации для запуска второй операции обращения к памяти. ! 7. Система мультиплексирования �