Устройство дисплея подвижного изображения и внешнее запоминающее устройство, используемое для него - RU2106012C1

Чертежи

Показать все 25 чертежа(ей)

Описание

Изобретение касается устройства дисплея подвижных изображений и внешнего запоминающего устройства (ЗУ), соответствующего для использования в нем, и более конкретно касается устройства дисплея подвижных изображений, такого как видеоигровое устройство, персональный компьютер, для оживления (придания подвижности) визуализации крупноразмерного объекта на мониторе растрового типа путем объединения одного или больше символов, каждый содержащий множество точек в горизонтальном и вертикальном направлениях соответственно, и внешнего ЗУ, соответствующего для использования в устройстве дисплея подвижного изображения.

Известно устройство оживленного дисплея или подвижного изображения, такое как "Семейный компьютер" (название, используемое в торговле), "Система развлечений Нинтендо" (название) и т.д. которые описаны в японской выложенной патентной заявке N 59-118184 (соответствующей патенту США N 4.824.106), поданной и опубликованной 7 июля 1984 г. Описание содержит первое ЗУ для хранения в нем данных об объекте (символе), соответствующих одному экрану, второе ЗУ для хранения в нем только данных об объекте, визуализируемом во время следующего периода горизонтального сканирования, и множество сдвиговых регистров, каждый из которых используется для хранения в нем данных о точке (графических данных) объекта. Описанное устройство оживленного дисплея подает на выход данные о горизонтальном и вертикальном положениях, коды объекта и данные признаков в отношении каждого объекта. Дополнительно такое устройство сравнивает вертикальную позицию дисплея объекта и номер строки горизонтального сканирования на мониторе с целью вынесения решения так называемого "определения попадания в диапазон", определяющего, должен или нет объект визуализироваться во время следующего периода горизонтального сканирования. Затем устройство дисплея подвижного изображения возбуждается, чтобы вынести решение по объекту о попадании в диапазон в отношении каждого объекта с тем, чтобы графические данные объекта, попадающего по решению в диапазон, передать из первого ЗУ во второе ЗУ, тем самым передавая графические данные в соответствующий сдвиговый регистр во время периода горизонтального запирания.

В описанном устройстве дисплея подвижного изображения графические данные объекта, находящегося по решению о нем в положении попадания в диапазон, в течение периода горизонтального запирания передаются на сдвиговый регистр. Поэтому скорость обработки значительно более высокая может быть реализована. Однако когда необходимо визуализировать крупноразмерный объект посредством этого устройства дисплея подвижного изображения, нагрузка, поступающая на ЦП (микропроцессор), увеличивается и ОАМ (ЗУ признаков объекта) необходимо с большой емкостью. Конкретно, представляется форме данных из 4 байтов в предшествующем уровне техники. Поэтому необходимо переписывать и перегружать крупноразмерный объект, содержащий группу II символов, в данные из 4 байтов х II в каждом первом и втором ЗУ, чтобы визуализировать такой объект. Таким образом, когда крупноразмерный объект визуализируется, нагрузка, возлагаемая на ЦП (микропроцессор), увеличивается, тем самым оказывая влияние на остальную арифметическую обработку и т.д. Поэтому размер каждого объекта и количество объектов ограничены, когда требуется визуализировать объект в диапазоне, в котором увеличение нагрузки, упомянутое выше, не оказывает влияния на такую арифметическую обработку. Дополнительно данные об объекте из всех символов объекта, т.е. данные о горизонтальных и вертикальных позициях, кодах цвета, и данные о признаках должны загружаться в ОАМ, тем самым вызывая необходимость увеличения емкости хранения ОАМ.

В противоположность вышеприведенному прототипу предшествующего уровня техники предложено устройство обработки изображений, способное визуализировать крупноразмерный объект, которое (устройство) описано, например, в японской патентной выложенной заявке N 62-24296, поданной и опубликованной 2 февраля 1987 г. Согласно описанию данные о размерах горизонтального и вертикального дисплея загружены в ЗУ признаков (соответствующего ОАМ, упомянутому выше). Дополнительно, данные о размере вертикального дисплея используются для определения попадания в диапазон, а данные о размере горизонтального дисплея используются как адрес считывания в отношении RAM символов. Таким образом, описание может создать преимущество в том, что размер объекта может произвольно изменяться в отношении каждого объекта.

В устройстве обработки изображения, описанном в японской патентной выложенной заявке N 62-24296, данные о размере горизонтального дисплея не используются, однако, для решения о попадании в диапазон, и поэтому данные о всех объектах, по решению находящихся в положении попадания в диапазон на основании данных о размере вертикального дисплея, электрически обрабатываются таким же образом, как описано в японской патентной выложенной заявке N 59-118184. Особенно, даже когда детектируемый объект лежит за обеими кромками экрана монитора, определяется, что объект в положении попадания в диапазон, вопреки факту, что объект нормально не визуализируется на экране, если решение о попадании в диапазон вынесено на основании только данных о размере вертикального дисплея. Иначе говоря, даже объект, лежащий за диапазоном, в каком он может быть визуализирован в горизонтальном направлении на экране монитора, подвергается обработке в отношении преобразования данных объекта в графические данные. С другой стороны, время, необходимое для осуществления такого процесса преобразования, поддерживается постоянным, тем самым вызывая проблему, что число объектов, каждый способный быть визуализирован одной горизонтальной строкой, значительно уменьшается. Чтобы решить такую проблему. ЦП (микропроцессор) делает необходимым выполнение процесса, чтобы избежать определения в отношении объекта, лежащего за диапазоном дисплея объекта, что он в положении попадания в диапазон. Таким образом, нагрузка или затруднения, налагаемые на ЦП, полностью не устраняются.

Имея в виду вышеназванную проблему, основная цель настоящего изобретения состоит поэтому в создании нового устройства подвижного изображения на дисплее и внешнего ЗУ, соответствующего для использования в этом устройстве.

Другая цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения, способного визуализировать максимальное число объектов без снижения количества объектов, визуализируемых в горизонтальном направлении.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения, способного значительно снижать любую нагрузку, налагаемую на ЦП (микропроцессор), когда визуализируется крупноразмерный объект.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения, способного визуализировать крупноразмерный объект, используя ЗУ признаков подвижного изображения, имеющего небольшую емкость памяти.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изобретения, способного визуализировать каждый из объектов разных размеров путем использования ЗУ, имеющего небольшую емкость памяти.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения, способного увеличивать количество визуализируемых объектов, используя ЗУ, имеющее небольшую емкость памяти.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения, способного снижать нагрузку, налагаемую на процессор, для выполнения процесса оживления изображения.

Еще одна цель настоящего изобретения состоит в создании устройства дисплея подвижного изображения типа, в котором, когда некоторые или все объекты лежат в диапазоне экрана, обработка данных участка, попадающего в диапазон, блокируется с тем, чтобы надежно устранить неэффективную обработку данных, тем самым делая возможным существенное снижение числа объектов.

Еще одна цель настоящего изобретения состоит в создании внешнего ЗУ, используемого в каждом из вышеописанных устройств дисплея подвижного изображения.

Согласно одному отличительному признаку первого изобретения предусматривается устройство дисплея подвижного изображения типа, в котором крупноразмерный объект может быть визуализирован на мониторе растрового типа путем объединения одного или больше символов, каждый содержащий множество точек в горизонтальном и вертикальном направлениях соответственно, причем устройство дисплея подвижного изображения включает в себя:
первое средство ЗУ для предварительной загрузки графических данных символов, составляющих объект, в соответствующий адресный район для каждого объекта;
средство генерирования данных об обозначении объекта для генерирования данных, обозначающих объект, используемые для обозначения по крайней мере одного объекта, визуализируемого на мониторе во время следующего периода вертикального сканирования на мониторе;
средство генерирования позиционых данных для генерирования позиционных данных, используемых для представления горизонтальной и вертикальной позиций обозначенного объекта на мониторе, на котором обозначенный объект должен быть визуализирован;
средство генерирования данных выбора размера для генерирования данных выбора размера, используемых для выбора одного из размеров объекта;
второе средство ЗУ для временного хранения данных обозначения объекта и позиционных данных в нем;
средство определения попадания в диапазон для вынесения решения, должен или нет объект визуализироваться на мониторе во время следующего периода горизонтального сканирования, на основе данных о вертикальной позиции, поданных из второго средства ЗУ, и данных выбора размера, поданных от средства генерирования данных о выборе размера, и для вынесения решения, должен или нет объект визуализироваться на мониторе во время следующего периода горизонтального сканирования, на основе данных о горизонтальной позиции, поданных на выход из второго средства ЗУ, и данных о выборе размера, посланных на выход из средства генерирования данных о выборе размера, и
средство образования адреса считывания для образования адреса считывания для первого средства ЗУ в отношении объекта, подпадающего под решение об объекте, что он находится в состоянии попадания в диапазон, с помощью средства определения попадания в диапазон, на основе данных обозначения объекта, позиционных данных и данных о выборе размера, тем самым посылая образованный таким образом адрес считывания на первое средство ЗУ.

По случаю, когда первое изобретение применяется к внешнему ЗУ, внешнее ЗУ образовано со средством генерирования данных об обозначении объекта, средством генерирования позиционных данных и средством генерирования данных о выборе размера.

Например, один символ представлен в форме 8 точек (элементов изображения) в горизонтальном направлении х 0 точек (элементов изображения) в вертикальном направлении. Один объект может быть образован группой или комбинацией одного или больше символов. Графические данные (данные точки) одного или больше символов, содержащие каждый, например, 128 объектов, загружаются в первое средство ЗУ, такое как ЗУ видеоданных и т.д. в отношении каждого объекта заранее. Таким образом, требуемый объект может быть визуализирован на мониторе растрового типа путем считывания графических данных из первого средства ЗУ.

Микропроцессор (ЦП) возбуждается для размещения данных объекта во втором средстве ЗУ, таком как ОАМ (ЗУ признаков объекта), и т.д. в то время как исходное условие устанавливается в данный момент или в течение периода вертикального запирания на мониторе растрового типа. Такие данные об объекте включают в себя, например, данные обозначения объекта (данные наименования), данные о вертикальной позиции, данные о горизонтальной позиции и данные о выборе размера объекта, а также данные о палитре цветов, данные о вертикальном и горизонтальном перебросе и данные дисплея приоритета и т.д.

Данные определения размера объекта включают в себя данные обозначения размера объекта и данные выбора размера, например. Данные обозначения размера используются для обозначения двух размеров объекта, например, "8х8", "16х16", "32х32" и "64х64". Данные выбора размера будут, например, либо "0", либо "I". Когда "0" установлен в качестве данных выбора размера, один из обозначенных таким образом двух размеров выбирается. Когда "I" установлена в качестве данных выбора размера, выбирается другой размер его. Таким образом, размер объекта может определяться путем использования данных определения размера.

Средство определения попадания в диапазон сравнивает номер горизонтальной строки монитора растрового типа и данные вертикальной позиции объекта, например, и после этого выносит решение в отношении определения, находится или нет соответствующий объект в положении попадания в диапазон, т.е. он должен быть визуализирован посредством следующей горизонтальной строки, основываясь на результате его сравнения и размере объекта, упомянутом выше. В то же время средство определения попадания в диапазон выносит решение, является или нет соответствующий объект в положении попадания в диапазон, основываясь, например, на результате, полученном путем выполнения арифметической операции по абсолютной величине горизонтальной позиции объекта и размера объекта.

Затем графические данные объекта, подпадающего под определение, что находится в положении попадания в диапазон, по горизонтальному и вертикальному направлениям с помощью средства определения попадания в диапазон, считываются из первого средства ЗУ. Более конкретно, средство образования адреса считывания образует адрес считывания, основываясь на данных обозначения объекта, позиционных данных и размере объекта таким образом, чтобы считывать графические данные объекта, подпадающего под определение попадания в диапазон, из первого средства ЗУ.

Согласно первому изобретению средство определения попадания в диапазон выносит решение, находится или нет объект в положении попадания в диапазон в вертикальном и горизонтальном направлениях. Поэтому объект, подлежащий фактически визуализации, подвергается только определению попадания в диапазон, по сравнению со способом вынесения решения, находится или нет объект в положении попадания в диапазон только в вертикальном направлении, как в описании каждой из японских патентных выложенных заявок NN 59-118184 и 62-24296, тем самым создавая возможность предотвращения значительного снижения числа объектов. Объект, подпадающий под определение, что находится в положении попадания в диапазон, всегда визуализируется, и поэтому большое время обработки ЦП или микропроцессора может быть устранено, тем самым давая возможность улучшить эффективность функционирования микропроцессора.

Согласно одному отличительному признаку второго изобретения, предусматривается устройство дисплея подвижного изображения типа, в котором объект крупного размера может визуализироваться на мониторе растрового типа путем объединения одного или больше символов, каждый содержащий множество точек в горизонтальном и вертикальном направлениях соответственно, которое (устройство дисплея подвижного изображения) включает в себя:
первое средство ЗУ для предварительной загрузки графический данных символов, составляющих объект, в соответствующий адресный район для каждого объекта;
средство генерированных данных обозначения объекта для генерирования данных обозначения объекта, используемых для обозначения по крайней мере одного визуализируемого объекта на мониторе, во время следующего периода вертикального сканирования на мониторе;
средство генерирования позиционных данных для генерирования позиционных данных, используемых для представления позиций обозначенного объекта на мониторе, на котором обозначенный объект должен быть визуализирован;
средство генерирования данных о выборе размера для выбора размера объекта для каждого объекта;
средство генерирования данных режима обозначения для генерирования данных режима назначения, используемых для определения режима обозначения размера для каждого экрана монитора;
второе средство ЗУ для временного хранения данных обозначения объекта и позиционных данных в нем;
средство определения попадания в диапазон для вынесения решения, должен или нет объект визуализироваться на мониторе во время следующего периода горизонтального сканирования, основываясь на комбинации позиционных данных, считанных из второго средства ЗУ, данных выбора размера, подданных из средства генерирования данных о выборе размера, и данных режима обозначения, посланных на выход из средства генерирования данных режима обозначения, и
средство образования адреса считывания для образования адреса считывания для первого средства ЗУ в отношении объекта, подпадающего под решение об объекте, как находящийся в положении попадания в диапазон, с помощью средства определения попадания в диапазон, с тем чтобы подать образованный таким образом адрес считывания на первое средство ЗУ.

Когда второе изобретение применяется к внешнему ЗУ, внешнее ЗУ образуется со средством генерирования данных обозначения объекта, средством генерирования позиционных данных, средством генерирования данных о выборе размера и средством генерирования данных режима обозначения.

Согласно второму изобретению средство определения попадания в диапазон выносит решение, находится или нет соответствующий объект в положении попадания в диапазон, т.е. должен быть визуализирован с помощью следующей горизонтальной строки на основе размера объекта, определяемого с помощью данных обозначения размера, и данных выбора размера, и позиционных данных объекта на мониторе. Дополнительно средство образования адреса считывания образует адрес считывания на основе, например, данных обозначения объекта, позиционных данных, данных обозначения размера и данных выбора размера таким образом, чтобы считывать графические данные объекта, подпадающего под решение о попадании в диапазон из первого средства ЗУ.

Согласно также второму изобретению данные обозначения размера используются для обозначения множества видов размеров, и данные выбора размера используются для выбора и определения размера каждого объекта. Поэтому можно значительно сократить количество данных, используемых для определения размера объекта, по сравнению с традиционным примером. Соответственно не только емкость памяти ОАМ может быть значительно уменьшена, но и емкость памяти ЗУ программ может быть также уменьшена. Предположим теперь, что 128 объектов может быть визуализировано на одном экране как максимум, и предусмотрено шесть видов визуализируемых размеров, например. В этом случае 3-битовые данные обозначения размера и 1-битовые данные выбора размера могут быть установлены для каждого экрана и каждого объекта соответственно. Таким образом, данные на 131 битах (=128•1+3) могут использоваться, чтобы попеременно или регулируемо определять размеры объектов. Количество таких данных может быть около 1/5 (=131/768) по сравнению с техническим решением, описанным в японской патентной выложенной заявке N 62-24296.

Согласно одному отличительному признаку третьего изобретения предусматривается устройство дисплея подвижного изображения типа, в котором объект крупного размера может быть визуализирован на мониторе растрового типа путем объединения одного или больше символов, каждый содержащий множество точек в горизонтальном и вертикальном направлениях соответственно, которое (устройство дисплея подвижного изображения) включает в себя;
первое средство ЗУ для предварительной загрузки графических данных о символах, составляющих объект, в соответствующий адресный район для каждого объекта;
средство генерирования данных обозначения объекта для генерирования данных обозначения объекта, используемых для обозначения по крайней мере одного объекта, подлежащего визуализации на мониторе, во время следующего периода вертикального сканирования на мониторе;
средство генерирования позиционных данных для генерирования позиционных данных, используемых для представления позиций обозначенного объекта на мониторе, на котором обозначенный объект должен визуализироваться;
средство генерирования данных определения размера для генерирования данных определения размера, используемых для вынесения решения о размере объекта8
второе средство ЗУ для временного хранения данных обозначения объекта и позиционных данных в нем;
средство определения попадания в диапазон для вынесения решения, должен или нет объект быть визуализирован на мониторе во время следующего периода горизонтального сканирования, на основе позиционных данных, считанных из второго средства ЗУ, и данных определения размера, поданных из средства генерирования данных определения размера;
средство для считывания графических данных из первого средства ЗУ в отношении объекта, подпадающего под решение об объекте как находящемся в положении попадания в диапазон, с помощью средства определения попадания в диапазон;
средство определения попадания за диапазон для вынесения решения, находится или нет часть объекта, подпадающего под определение объекта, как находящегося в положении попадания в диапазон с помощью средства определения попадания в диапазон, за диапазоном экрана на мониторе, и
средство предотвращения считывания для предотвращения считывания из первого средства ЗУ графических данных о части объекта, подпадающего под решение об объекте, находящемся за экраном, с помощью средства определения попадания в диапазон.

Согласно третьему изобретению, графические данные объекта, подпадающего под решение о нем, как находящемся в положении попадания в диапазон в горизонтальном и вертикальном направлениях с помощью средства определения попадания в диапазон, считываются из первого средства ЗУ. С другой стороны, когда объект представлен размером объекта, определяемым на основе данных определения размера объекта, средство определения выхода за диапазон, такое как схема управления счетчика размера, выносит решение, лежит или нет часть объекта за левой кромкой и/или правой кромкой в горизонтальном направлении на экране монитора, на основе позиционных данных в горизонтальном направлении и учитывая размер объекта. Если определено, что часть объекта лежит за левой кромкой, тогда средство предотвращения считывания возбуждается для предварительной установки адреса для образования начала при считывании графических данных объекта в адрес графических данных для фактически визуализируемых символов, тем самым предотвращая считывание неэффективных графических данных. Если определено, что часть объекта лежит за правой кромкой, тогда на выход подается сигнал. В ответ на этот сигнал средство предотвращения тогда предотвращает считывание графических данных из первого средства ЗУ. Конкретно, данные обозначения следующего объекта блокируются в регистре, используемом для хранения в нем данных обозначения объекта, тем самым приступая к процессу в отношении следующего объекта.

Согласно также третьему изобретению, когда часть объекта лежит за экраном монитора, считывание графических данных относительно такой части из первого средства ЗУ запрещается. Поэтому процесс неэффективен данных относительно части объекта, которая находится за обеими кромками экрана монитора, как сказано выше, не исполняется. Поэтому реально устранение значительного снижения числа объектов и одновременно надежно снижается нагрузка на процессор, используемый для обработки подвижных изображений, тем самым создавая возможность более быстрой скорости обработки в целом.

Вышеприведенные и другие цели, отличительные признаки и преимущества настоящего изобретения станут видны из нижеследующего подробного описания и приложенной формулы изобретения, взятые совместно с прилагаемыми чертежами, в которых показан предпочтительный вариант реализации настоящего изобретения в качестве иллюстративного примера.

На фиг. 1 изображена блок-схема, показывающая один вариант реализации настоящего изобретения; на фиг. 2 блок-схема, показывающая видеопроцессор, используемый в варианте реализации, показанном на фиг. 1; на фиг. 3 - блок-схема, показывающая схему генерирования сигнала синхронизации; на фиг. 4 и 5 графики синхронизации для описания соответствующих синхронизирующих сигналов в горизонтальном направлении; на фиг. 6 график синхронизации для описания соответствующих синхросигналов в вертикальном направлении; на фиг. 7, 8 и 9 блок-схемы, каждая показывающая схему генерирования данных оживления изображения, показанной на фиг. 2; на фиг. 10 схема для описания одного примера данных объекта; на фиг. 11 блок-схема, показывающая схему адресов ОАМ подробно; на фиг. 12 блок-схема, показывающая схему выбора адреса, схему управления ОАМ и ОАМ подробно; на фиг. 13 блок-схема, показывающая схему адреса векторного RAM и векторное RAM подробно; на фиг. 14 блок-схема, показывающая подробно схему управления регистром, регистр H-позиции, регистр V-позиции, регистр признака, регистр имени/названия, арифметическую схему H-позиции и арифметическую схему V-позиции; на фиг. 15 схема для описания горизонтальной (H) позиции и вертикальной (V) позиции, указывающих на объект на экране монитора; на фиг. 16 блок-схема, показывающая подробно регистр размера, регистр чередования, декодер размера и схему определения попадания в диапазон; на фиг. 17 и 18 схемы, каждая показывающая один пример формата ЗУ в ЗУ видеоданных; на фиг. 19 блок-схема, показывающая схему управления счетчиком размера подробно; на фиг. 20 блок-схема, показывающая схему управления сумматором адресов подробно; на фиг. 21 (a-d) схемы, каждая показывающая состояние H-перескока и состояние V-перескока; на фиг. 22 - блок-схема показывающая подробно сумматор адресов, схему адресов/ЗУ видеоданных и ЗУ видеоданных; на фиг. 23 блок-схема, показывающая схему H инверсии и схему извлечения данных о цвете подробно; на фиг. 24 блок-схема, показывающая подробно буферное RAM; на фиг. 25 блок-схема, показывающая схему адресов буферного RAM и схему управления буферных RAM подробно.

Наилучший вариант реализации изобретения. Общая конструкция.

Обращаясь к фиг. 1, микропроцессор 10 служит для управления всей операцией/функционированием устройства дисплея подвижных изображений, таким как видеопроцессор 12, и т.д. в соответствии с данными программы, посылаемыми из ЗУ 14 данных программы, которое включено, как пример, в загружаемую и разгружаемую кассету ЗУ. В качестве микропроцессора 10 используется 16-битовый микропроцессор, такой как IC "RF5A22", производства РИКОХ КО.ЛТД. Видеопроцессор 12 считывает графические данные из ЗУ 16 видеоданных в ответ на команду или инструкцию от микропроцессора 10, и затем посылает считанные таким образом данные на телевизионный интерфейс 18. ЗУ 16 видеоданных содержит SRAM (Статическое ЗУ произвольной выборки), например, емкостью 64 килобайтов, т. е. включает в себя зону хранения 16а фонового изображения и зону хранения данных о символах 16b. Иначе говоря, зона хранения 16a фонового изображения и зона хранения 16b данных о символах образованы одним SRAM. Причина для такого выполнения конструкции в том, что операционная скорость быстрая, и емкость каждой зоны хранения может произвольно устанавливаться посредством символа (объекта) и фонового изображения. Дополнительно звуковая схема 20 генерирует данные, указывающие необходимую музыку и эффективный звук в цифровой форме в соответствии с командой, выданной микропроцессором 10, для подачи на телевизионный интерфейс 18. Телевизионный интерфейс 18 преобразует графические данные, полученные от видеопроцессора 12, в сигнал RGB (КЗС-красный, зеленый, синий прим. переводч.) и затем посылает его на видеосхему монитора RGB 22. Дополнительно телевизионный интерфейс 18 преобразует звуковые данные, генерируемые звуковой схемой 20, в звуковой сигнал для подачи на звуковую схему в мониторе RGB 22. Например, интегральная схема "CXD 12220", производства фирмы СОНИ КОРП. возможна в качестве звуковой схемы 20. Таким образом, такой объект, как видеоигра, и фоновое изображение, которые изменяются в соответствии с прогрессом программ, предварительно установленных в ЗУ 14 данных о программах, визуализируется на экране монитора RGB 22.

Вариант реализации, показанный на фиг. 1, представляет случай, когда телевизионный интерфейс 18 преобразует графические данные в RGB-сигнал. Однако настоящий вариант реализации может альтернативно использовать телевизионный интерфейс, который преобразует графические данные в телевизионный видеосигнал. В этом случае в качестве монитора может использоваться домашний телевизор, который широко доступен.

На фиг. 2 представлена блок-схема, показывающая подробно видеопроцессор 12 в варианте реализации, показанном на фиг. 1. Видеопроцессор 12 включает в себя интерфейс 24 центрального процессора, имеющий фиксатор (защелку) данных для фиксирования данных от микропроцессора 10 в нем, и декодер адресов или тому подобное. Интерфейс 24 ЦП включает в себя интерфейс 24а ЦП для обработки фонового изображения и интерфейс 24b ЦП для обработки оживления (объекта). Интерфейс 24а ЦП возбуждается таким образом, чтобы сделать возможным осуществление передачи данных относительно фонового изображения между микропроцессором 10 и видеопроцессором 12. С другой стороны, интерфейс 24b ЦП возбуждается для создания возможности передачи данных относительно объекта между микропроцессором 10 и видеопроцессором 12.

Затем схема генерирования данных фонового изображения 26 считывает данные образца (код символа), представляющих фоновое изображение из зоны 16а хранения фонового изображения ЗУ 16 видеоданных в ответ на данные программы, поданные на выход из микропроцессора 10 через интерфейс 14а ЦП. После этого схема 26 генерирования данных о фоновом изображении считывает графические данные, указывающие фоновое изображение, из зоны 16b хранения данных символа ЗУ 16 видеоданных на основе данных образца, считанных таким образом, и затем посылает считанные таким образом графические данные на схему 28 синтезатора. С другой стороны схема генерирования данных оживленного или подвижного изображения 30, к которой относится настоящее изобретение, будет описываться более подробно ниже. Однако схема 30 генерирования данных оживления изображения считывает графические данные, указывающие объект из зоны 16b хранения данных символов ЗУ 16 видеоданных, на основе данных программы, генерированных микропроцессором 10, и посылает считанные таким образом данные на синтезатор 28.

Как будет описано ниже, схема 28 синтезатора определяет или принуждает уровень приоритета в отношении того, должен ли либо объект, либо фоновое изображение быть указано, когда объект и фоновое изображение накладываются друг на друга. Поэтому, если объекту придан наивысший приоритет, тогда он визуализируется на экране. Однако фоновое изображение, которое накладывается на объект, не визуализируется на нем. Если фоновое изображение получило наивысший приоритет, тогда оно визуализируется на экране, но объект, который накладывается на фоновое изображение, не визуализируется на нем. Таким образом, графические данные, синтезированные схемой 28 синтезатора, подаются на схему 32 генерирования сигнала изображения. Схема 32 генерирования сигнала изображения имеет цветовой кодер для образования RGB-сигнала в соответствии с кодом цвета на точку (элемент изображения), поданный на выход со схемы 28 синтезатора. RGB-сигнал, образуемый кодером цвета, посылается на монитор 32, как описано выше.

Затем схема 34 генерирования сигнала синхронизации принимает основной синхросигнал 21,47727 МГц, показанный на фиг. 4 и 5, для электрической обработки путем использования, например, счетчика, декодера, логической схемы и т.д. чтобы тем самым генерировать некоторое число синхронизирующих сигналов, показанных на фиг. 3 и фиг. 4 и 5. После этого схема 34 генерирования синхронизирующего сигнала служит для подачи этих синхросигналов на интерфейс 24 ЦП, схему 26 генерирования данных фонового изображения, схему 28 синтезатора, схему 30 генерирования данных оживления изображения, схему 32 генерирования сигнала изображения и т.д.

Покажем более конкретно: когда основной синхронизирующий импульс на частоте деленной на 1/2, получаем синхронизирующий сигнал либо 10М, либо /10М ("/" есть просто обратное 10М в настоящем описании). Когда такой синхросигнал является далее частотой, деленной на 1/2, получаем синхросигнал либо 5М, либо /5М.

Период, необходимый для визуализации 1 точки (элемента изображения) на экране RGB-монитора 22 (см. фиг.1), соответствует одному полному циклу синхронизирующего сигнала 5М. Таким образом, время "0-341" как отсчетная величина синхросигнала 5М, является горизонтальным периодом. Время "0-268" как отсчетная величина синхросигнала 5М в течение такого горизонтального периода, соответствует одному периоду дисплея или визуализации горизонтальной строки, тогда как время "269-341", как отсчетная величина его, эквивалентно периоду горизонтального запирания. Вертикальный сигнал V (см. фиг. 3) образуется для каждого горизонтального периода, т.е. каждый раз отсчетная величина синхросигнала 5М составляет "0-341", и после этого отсчитывается в вертикальном положении при сканировании, т.е. номер строки. Если одно поле в момент чередующегося сканирования составляет 262 горизонтальных строки, как показано на фиг. 6, тогда получаем поле (FIELD) синхросигнала в течение интервала, в который отсчетная величина вертикального сигнала V составляет "0-262". Период, в каком поле сигнала имеет высокий уровень, соответствует одному вертикальному периоду, и "0-239" как отсчетная величина сигнала V эквивалентно периоду вертикальной визуализации. Дополнительно, "240-262" как отсчетная величина сигнала V, соответствует периоду вертикального запирания.

Как показано на фиг. 6, синхросигнал VBH подается на выход во время интервала, в каком отсчетная величина вертикального сигнала составляет "240", и показывает начало периода вертикального запирания. Синхросигнал VB делается высоким по уровню во время периода вертикального запирания, и синхросигнал /VB делается высоким по уровню во время периода вертикальной визуализации.

Синхросигнал HCO, показанный на фиг. 4 и 5, получают в результате деления частоты вышеназванного сигнала 5М на 1/2, тогда как синхросигнал /HCO получают путем простого инвертирования сигнала HCO. Синхросигнал /HCI получают путем деления частоты сигнала /HCO на 1/2. Как показано на фиг. 4 и 5, синхросигнал IN есть сигнал, который приобретает высокий уровень, т.е. указывающим состояние объекта, обрабатываемого схемой определения попадания в диапазон во время периода горизонтальной визуализации, т.е. в течение интервала, в котором отсчетная величина сигнала 5М составляет "0-255". Дополнительно синхросигнал /IN является простым инвертированием синхросигнала IN. Синхросигнал /HI подается на выход для каждого горизонтального периода в течение интервала, в каком отсчетная величина сигнала 5М составляет "0". Как показано на фиг. 5, синхросигнал HBH подается на выход во время отсчетной величины сигнала 5М "269-270", и показывает начало периода горизонтального запирания. Дополнительно, синхросигнал /HBH является просто инвертированием сигнала HBH. Таким образом, синхросигнал /HBH становится высоким по уровню во время интервала, в котором отсчетная величина сигнала 5М составляет "272-268" (либо опечатка, либо отсчет по убывающей прим. переводч.). По случаю, синхросигнал /HB делается низким по уровню во время периода горизонтального запирания. Как показано на фиг. 4 и 5, синхросигнал /LB подается на выход как сигнал высокого уровня в течение интервала, в котором отсчетная величина сигнала 5М составляет "341-268", тогда как синхросигнал OAE подается на выход как сигнал высокого уровня в течение интервала, в котором отсчетная величина сигнала 5М составляет "0-271", как показано на фиг. 4 и 5. Как показано на фиг. 4 и 5, синхросигнал LBR подается на выход как сигнал высокого уровня в течение интервала, в котором отсчетная величина сигнала 5М составляет "17-272", тогда как синхросигнал LBW подается на выход как сигнал высокого уровня в течение интервала, в котором отсчетная величина сигнала 5М составляет "276-3". Далее, синхросигнал /CRES образуется как сигнал низкого уровня в течение интервала, в каком отсчетная величина сигнала 5М составляет "3-17", как показано на фиг. 4 и 5.

Как показано на фиг. 7, интерфейс 24b ЦП включает в себя 8-битовый регистр 36 адресов ОАМ, используемый для приема данных от шины данных микропроцессора 10. Регистр 36 адресов ОАМ принимает адрес от микропроцессора 10, когда данные записаны в ОАМ (ЗУ признаков объекта), включенное в схему 30 генерирования данных оживления изображения, с тем чтобы установить начальный адрес для ОАМ 38. ОАМ 38 имеет емкость памяти 34 битов х 128, т.е. 128х34 битов, например, и способно хранить соответствующие данные объектов в отношении 128 объектов. Как показано на фиг. 10, эти данные объектов соответственно образованы из 34 битов в целом. В качестве данных объекта в них входят 9-битовые данные обозначения объекта, (данные наименования), 8-битовые данные вертикальной позиции, 9-битовые данные горизонтальной позиции и 1-битовые данные выбора размера объекта, а также 3-битовые данные цветной палитры, 1-битовые данные горизонтального и вертикального перескока, и 2-битовые данные представления приоритета или им подобные.

Как хорошо известно, данные объекта, показанные на фиг. 10, заранее установлены в ЗУ 14 данных программы, содержащейся в вышеописанной кассете ЗУ, т.е. внешнего ЗУ, в соответствии с содержанием игр, например. Дополнительно, данные объекта, считанные из ЗУ 14 данных программы, подаются на ОАМ 38 микропроцессором 10.

Декодер 40 адресов принимает сигнал считывания/записи R/W от микропроцессора 10 и адрес с шины адресов с тем, чтобы генерировать соответствующие сигналы OAW, /ODW, RAW, SZW и ITW из них. Сигнал OAW подается на регистр 36 адресов ОАМ, как его сигнал записи. Регистр 36 адресов ОАМ загружается первоначальным адресом, поданным на выход от микропроцессора 10 в ответ на сигнал OAW.

Схема 42 адресов ОАМ, включенная в схему 30 генерирования данных оживления изображения, в основном включает в себя счетчик адресов и возбуждается сигналом OAW. Схема 42 адресов ОАМ принимает первоначальный адрес от регистра 36 адресов ОАМ с тем, чтобы приращивать их в унисон с синхронизацией сигнала /ODW, тем самым посылая данные адреса для адресов последовательного обозначения в ОАМ 38 на схему 44 выбора адреса (см. фиг. 8). Схема 44 выбора адреса также принимает данные адреса от векторного RAM 46. Векторное RAM 46 хранит в себе адрес объекта, в отношении которого вынесено решение схемой 56 определения попадания в диапазон, что он в положении попадания в диапазон, как будет описано ниже. Схема 44 выбора адреса выбирает либо данные адреса, полученные от схемы 42 адресов ОАМ, либо данные адреса, полученные от векторного RAM 46, с тем чтобы послать результат выбора на ОАМ 38.

Сигнал /ODW от декодера 40 адресов посылается на схему 48 управления ОАМ как сигнал ее возбуждения. Схема 48 управления ОАМ подает на выход сигнал записи WE и данные для подачи на ОАМ 38, когда схема 48 управления ОАМ записывает данные от микропроцессора 10 в ОАМ 38.

Регистр 50 размеров является 3-битовым регистром и загружается любой одной из величин данных размера "000-101", приведенных в табл. 1, показанной ниже, которые представлены в форме 3-битовой индикации данных от D5 до D7, подаваемых от микропроцессора 10. Конкретно, когда сигналы адреса, данных и записи в отношении указания (спецификации) регистру 50 размеров поданы от микропроцессора 10, декодер 40 адресов подает на выход сигнал SZW. Регистр 50 размеров загружается данными размера в ответ на сигнал SZW. Данные размера из регистра 50 размеров подаются на декодер 52 размеров в схеме 30 генерирования данных оживления изображения. Декодер 52 размеров служит для декодирования посланных таким образом данных размера с тем, чтобы генерировать каждый из сигналов S8, S16, S32 и S64, указывающими на размеры объекта, которые (размеры) отличаются друг от друга.

Дополнительно, 2-битовый регистр 54 чередования принимает 1-битовые данные чередования, указывающие либо на чередование, либо на нечередование, данные OBJV SEL, которые определяют, будет ли 1 точка представлена (визуализирована) 1 строкой или 2 строками в момент чередования, от микропроцессора 10. Более конкретно, когда сигналы адреса, данных и записи в отношении выдачи указаний (спецификации) регистру 54 чередования переданы от микропроцессора 10, декодер 40 адресов подает на выход сигнал ITW. Затем регистр 54 чередования реагирует на сигнал ITW с тем, чтобы быть загруженным данными чередованиия и данными OBJV SEL.

В показанном варианте реализации может быть представлено или визуализировано 32 объекта с помощью одной строки максимум. Поэтому необходимо определить, какой объект из 128 объектов, способных быть визуализированными на одном экране, должен быть представлен следующей строкой. Для этого используются схема 56 определения попадания в диапазон и векторное RAM 46, показанные на фиг. 8. Таким образом, векторное RAM 46 имеет емкость памяти 7 бит х 32, т.е. 32х7 бит для указания количеств (номеров) объектов.

Схема 58 адресов векторного RAM главным образом включает в себя счетчик, и производит приращение адреса для векторного RAM 46 каждый раз, когда подается сигнал /INRANGE (ПОПАДАНИЯ В ДИАПАЗОН) от схемы 56 определения попадания в диапазон. По случаю, когда объекты, оказывающиеся в положении попадания в диапазон, не присутствуют в горизонтальной строке, схема 58 адресов векторного RAM посылает сигнал /NONOBJ (НЕТ ОБЪЕКТА), указывающий на его отсутствие, на схему 92 управления буферным RAM (см. фиг. 9), о чем будет сказано ниже. Как описано выше, 1 строка может визуализировать только 32 объекта максимум. Поэтому когда число объектов, оказывающихся в положении попадания в диапазон, достигает 32, схема 58 адресов векторного RAM посылает на выход сигнал INRANGE FULL (ПОПАДАНИЕ В ДИАПАЗОН ЗАПОЛНЕНО), для подачи на схему 56 определения попадания в диапазон. Соответственно, схема 56 определения попадания в диапазон прекращает подачу последующего выходного сигнала определения попадания в диапазон на схему 58 адресов векторного RAM.

Счетчик 60 размера, показанный на фиг. 8, подает на выход данные SC, используемые для определения, какой символ из множества символов, составляющих объект, должен быть визуализирован при виде с левой стороны, когда необходимо представить объект. Счетчик 60 размера принимает данные исходной величины от схемы 62 управления счетчиком размеров, с тем, чтобы производить приращение исходной величины в ответ на сигнал /HCO, генерированный схемой 34 генерирования синхросигналов. Результат этого приращения подается на выход из счетчика 60 размеров, как вышеназванные данные SC, которые используются для вычисления адреса в арифметической схеме 64 горизонтального положения (здесь и далее сокращено "H"), о чем будет сказано ниже.

Схема 62 управления счетчиком размеров посылает на выход сигнал L, указывающий на синхронизацию в отношении загрузки данных горизонтального положения нового объекта, в схему 64 позиции H. Более конкретно, этот сигнал L является синхронизирующим сигналом для выполнения электрического процесса в отношении следующего объекта, и подается на схему 58 адресов векторного RAM. Схема 58 адресов векторного RAM реагирует на сигнал L с тем, чтобы производить приращение отрицательное (декремент) адреса векторного RAM. Таким образом, каждый адрес векторного RAM 46 изменяется при каждом сигнале L. Если сигнал L не был подан на выход из схемы 62 управления счетчиком размеров, функционирование для перевода каждого адреса в схеме 58 адресов векторного RAM в данные прекращается. Конкретно, когда используется большой объект, адрес в ОАМ 38, который должен использоваться, должен быть тем же самым, когда символы такого объекта электрически обрабатываются. Поэтому такой адрес в ОАМ 38 будет оставаться неизменным, пока все символы одного объекта не будут электрически обработаны в соответствии с сигналом L. По случаю, сигнал L может быть получен путем задержки сигнала C с D-FF, соответствующего первой стадии.

Как описано выше, данные о горизонтальной (H) позиции, данные о вертикальной (V) позиции, данные признака и данные наименования временно загружаются в ОАМ 38. Однако эти данные, считанные ОАМ 38, соответственно загружаются в 9-битовый регистр 66 H-позиции, 8-битовый регистр 68 V-позиции, 8-битовый регистр 70 признаков, и 9-битовый регистр 72 наименования соответственно под управлением схемы 74 управления регистром. Схема 74 управления регистром управляет синхронизацию загрузки каждого из регистров 66, 68, 70 и 72, в ответ на сигналы L и C от схемы 62 управления счетчиком размера.

Регистр 66 H-позиции посылает данные H-позиции HP на арифметическую схему 64 H-позиции. Дополнительно HP данные также посылаются на схему 62 управления счетчиком размера. Арифметическая схема 64 H-позиции выполняет арифметическую операцию по данным абсолютной величины НА, указывающих на горизонтальную (H) позицию объекта, и посылает полученные таким образом данные на схему 56 определения попадания в диапазон и схему 90 адресов буферного RAM, что описывается ниже, после чего данные используются как адрес буферного RAM 84. Арифметическая схема 64 H-позиции складывает данные, указывающие H-позицию, и данные SC из счетчика 60 размеров и посылает результат своего сложения на схему 62 управления счетчиком размеров.

Арифметическая схема 76 V-позиции принимает данные о вертикальной (V) позиции VP и сигнал V вертикального интервала и вычитает V-позицию объекта из позиции горизонтальной строки, которая сканируется в данный момент. Результат своего вычитания используется как данные для определения, должен или нет объект быть представлен следующей горизонтальной строкой. Результат вычитания подается на схему 56 определения попадания в диапазон и схему 78 управления сумматором адресов.

Схема 56 определения попадания в диапазон, которая описывается подробно ниже, определяет, должен или нет объект быть представлен или визуализирован следующей горизонтальной строкой, т.е. объект находится в положении попадания в диапазон на основе данных об H и V позициях, полученных таким образом, и данных о размере SR, данных чередования IR и данных признаков AR. Схема 56 определения попадания в диапазон производит определение в отношении того, находится или нет объект в положении попадания в диапазон 128 раз в течение одного периода горизонтального сканирования. Когда число объектов, находящихся в положении попадания в диапазон, достигает 32, как описано выше, схема 58 адресов векторного RAM посылает сигнал INRANGE FULL на схему 56 определения попадания в диапазон. Таким образом, схема 56 определения попадания в диапазон не посылает сигнал /INRANGE на схему 58 адресов векторного RAM после подачи на нее сигнала INRANGE FULL.

Схема 78 управления сумматором адресов обрабатывает поступающие данные, прежде чем сумматор 80 адресов произведет операцию сложения. Конкретно, схема 78 управления сумматором адресов принимает данные об H-позиции и данные об V-позиции, поступившие с арифметической схемы 64 H-позиции и арифметической схемы 76 V-позиции соответственно, а также принимает данные SR от регистра 50 размеров, данные IR от регистра 54 чередования и данные AR от регистра 70 признаков. Когда данные H-позиции представлены посредством H-переброса (обратное H), или данные V-позиции представлены посредством V-переброса (обратное V), схема 78 управления сумматором адресов изменяет величину, складываемую с другой величиной. Затем сумматор 80 адресов складывает вместе данные, поданные на выход от схемы 78 управления сумматором адресов, и данные кода объекта (которые соответствуют наименованию символа, т.е. опорный адрес помещается в верхнем положении при виде с левой стороны зоны 16а хранения данных символа ЗУ 16 видеоданных, показанного на фиг. 1), так чтобы создавать адрес для зоны 16а хранения данных символа. Таким образом, такой адрес подается на выход на схему 82 адреса/ЗУ видеоданных.

Буферное RAM 84, показанное на фиг. 9, имеет емкость памяти 256х9 бит, и временно хранит данные о палитре цвета, данные уровня приоритета и т.д. Схема 86 инвертирования H, которая электрически соединена с шиной данных, используемой для ЗУ 16 видеоданных, принимает данные цвета соответствующих точек (элементов изображения), считанных из зоны 16b хранения данных символа, с тем, чтобы инвертировать горизонтальное (H) направления для каждой точки на основе команды инвертирования, представленной данными AR, полученными от регистра 70 признаков. После этого схема 86 инвертирования H посылает данные цвета на схему 88 выделения данных цвета. Схема 88 выделения данных цвета собирает данные цвета, введенные в каждую из четырех цветовых ячеек для получения 4-битовых цветовых данных на точку, которые передаются на вход данных D1 буферного RAM 84. С другой стороны, так как данные цветовой палитры (3 бита) и данные уровня приоритета (2 бита) от регистра 70 признаков также подаются на буферное RAM 84, буферное RAM 84 хранит у себя 9-битовые данные на точку, как описано выше.

Схема 90 адресов буферного RAM принимает данные абсолютной величины HA адреса H от арифметической схемы 64 позиции H, и данные HP от регистра 66 H-позиции. Затем схема 90 адресов буферного RAM производит приращение адреса, подаваемое на выход от буферного RAM 84 до "0-255" в течение дисплейного периода (т.е. периода визуализации) и посылает таким образом приращенный адрес на буферное RAM 84. Таким образом, буферное RAM 84 считывает цветовые данные или им подобные в последовательности точек. Когда произведена запись данных в буферное RAM 84, схема 90 адресов буферного RAM создает адрес записи для буферного RAM 84 на основе данных абсолютной величины HA. Однако считывание или запись данных из и в буферное RAM 84 управляется схемой 92 управления буферным RAM. Более конкретно, схема 92 управления буферным RAM принимает сигнал /NONOBJ, генерированный схемой 59 адресов векторного RAM (см. фиг. 8), с тем, чтобы запретить запись данных в буферное RAM 84. Когда данные цвета указывают "прозрачность", схема 92 управления буферных RAM также запрещает запись данных в буферное RAM 84.

Теперь будет приведено подробное описание вышеизложенных соответствующих схем со ссылкой на фиг. с 11 до 24.

Схема 42 адресов ОАМ, показанная на фиг. 11, включает в себя счетчик 8-битовых адресов (Hi) 94 и счетчик 2-битовых адресов (Lo) 96. Счетчик адресов 94 принимает адресные входные сигналы с A2 по A8 от адресного фиксатора (Lo) 36а регистра 36 адресов ОАМ и адресный входной сигнал A9 от адресного фиксатора (Hi) 36b. Счетчик адресов 96 принимает адресный входной сигнал A1 от адресного фиксатора 36а. Адрес A1 используется для определения любого одного из 2 слов объекта, тогда как адреса с A2 по A8 используются для определения любого одного из 128 объектов. Логический элемент 98 НЕ И принимает выход D⁷ данных, поступающих от адресного фиксатора 36b, вместе с сигналами /HI и /VB (т.е. инвертирование VB), поступающие от схемы 34 генерирования сигналов синхронизации. Таким образом, выход D⁷ данных подается через логический элемент 96 НЕ И на вход R установления в исходное положение адресного счетчика 94. Когда D⁷ данных становится низким по уровню, адресный счетчик 94 устанавливается в исходное положение и начинает отсчет от нуля каждый раз, чтобы иметь возможность приращений. Как следствие, когда необходимо вынести решение, находится или нет объект в положении попадания в диапазон, объект, который прежде всего был считан и затем определен попадающий в диапазон, обрабатывается как при наличии наивысшего приоритера. Когда D⁷ данных составляет "1", адресный счетчик 94 не находится в исходном положении, данные, которые в конечном счете были введены из микропроцессора 10 (см. фиг. 1), устанавливаются как данные исходной величины, как она есть. Таким образом, объект, обозначенный такими данными исходной величины, получает наивысший приоритет.

Селектор 100 данных, который принимает сигнал /HCO, поступающий от схемы 34 генерирования синхросигнала, селективно посылает на адресный счетчик 94 синхроимпульсы, частоты которых отличаются друг от друга в течение периода вертикального запирания и другого периода, который не является периодом вертикального запирания. Более конкретно, так как выход D=FF 102, принимающий сигнал IN, посылаемый со схемы 34 генерирования синхросигнала, как входные данные, и сигнал HCO, посылаемый от схемы 34 генерирования синхросигнала, как синхроимпульс, посылается на вход логического элемента 104 И, и сигнал /VB, поступающий от схемы 34 генерирования синхросигнала, вводится в логический элемент 104 И, и логический элемент 104 И генерирует сигнал, который становится низким по уровню во время периода вертикального запирания. Селектор 100 данных реагирует на сигнал низкого уровня с тем, чтобы вносить решение, подан ли синхроимпульс, синхронизированный с сигналом /HCO, поступившим от схемы 34 генерирования синхросигнала, на синхронизатор адресного счетчика 94 или синхронизатор, синхронизированный с выборкой синхросигнала из микропроцессора 10, т.е. сигнала OAW от адресного декодера 40 (см. фиг. 7). Таким образом, адресный счетчик 94 принимает синхроимпульс, который синхронизирован с синхросигналом, при котором микропроцессор 10 приобретает доступ к адресному счетчику 94 в течение периода вертикального запирания, тогда как адресный счетчик 94 принимает синхроимпульс, синхронизированный с внутренним синхросигналом, в течение иного периода, нежели период вертикального запирания.

Выход логического элемента 104 И подается через логический элемент 108 ИЛИ на адресный счетчик 94, как возбуждающий входной сигнал Т его вместе с сигналом переноса C, подаваемого на выход от адресного счетчика 96.

Сигнал VBH, поступающий от схемы 34 генерирования сигнала синхронизации, подается на D-FF 110, как входные данные его, тогда как сигнал HCO от схемы 34 генерирования сигнала синхронизации подается на D-FF 110 как входной синхроимпульс его. Сигнал VBH также подается на выход D-FF 110 и логический элемент 112 И. Таким образом, выход логического элемента 112 И становится высоким (по уровню) при синхронизации сигнала HCO. Дополнительно выход логического элемента 112 И подается через логический элемент 114 НЕ-ИЛИ на вход данных каждого D-FF 116 и 118 вместе с сигналами OAW1 и OAW2, образованными адресным декодером 40. Сигнал /10М, поступающий от схемы 34 генерирования синхросигнала, подается на D-FF 116 как синхроимпульс его, тогда как сигнал 10М, поступающий от схемы 34 генерирования синхроимпульса, подается на D-FF 118 как синхроимпульс его. Выходы D-FF 116 и 118 подаются на вход логического элемента 120 НЕ-ИЛИ вместе с выходным сигналом логического элемента 114 НЕ-ИЛИ. Таким образом, логический элемент 120 НЕ-ИЛИ подает на выход числовые данные эквивалентные адресу на шину данных, когда микропроцессор 10 устанавливает каждый адрес ОАМ 38. Однако синхросигнал LD для загрузки числовых данных в адресный счетчик 94 подается на адресный счетчик 94.

Схема 44 выборки адресов, показанная на фиг. 12 служит для выборки либо адресов с А2 по А8, подаваемых на выход от адресного счетчика (Hi) 94 схемы 42 адресов OAM, либо адресов с А2 до А8 из векторного RAM 46, с тем, чтобы их подать на основное ОАМ 124 ОАМ 38. Более конкретно, сигналы /VB и /IN, поступающие от схемы 34 генерирования синхросигнала, подаются через логический элемент 126 НЕ-ИЛИ на селектор 122 данных. Таким образом, селектор 122 данных посылает адреса с А2 по А8, поступающие от схемы 42 адресов ОАМ, на основное ОАМ 124 в течение периода вертикального запирания. Аналогичным образом, селектор 128 данных служит для выборки либо адресов с А0 по А4, поступивших от адресного счетчика (H) 94 и адресного счетчика (Lo) 96 в схему 42 адресов ОАМ, либо адресов с А0 по А4 из векторного RAM 46 в ответ на сигнал /VB, поступивший от схемы 34 генерирования синхросигнала с тем, чтобы послать его на вспомогательное ОАМ 130 ОАМ 38. Дополнительно, селектор 122 данных выбирает либо адрес А1 из счетчика адресов 96 схемы 43 адресов ОАМ, либо выход логического элемента И 134 в ответ на сигнал /VB, поступивший от схемы 34 генерирования синхросигнала. Два входа логического элемента 134 И принимают сигнал HCO и сигнал /IN, поступивший от схемы 34 генерирования синхросигнала. Таким образом, данные, поданные на выход от микропроцессора 10, записываются в ОАМ 38 во время периода вертикального запирания, тогда как более высокие или самые левые данные объекта DOH и более низкие или самые правые данные объекта DOL считываются из основного ОАМ 124, т.е. ОАМ 38 в ответ на внутренний синхроимпульс в течение иного периода, нежели периода вертикального запирания, чтобы подать на выход оттуда.

ОАМ 38 поделено на две секции, т.е. основное ОАМ 124 и вспомогательное ОАМ 130. Причина для этого в том, что шина данных для микропроцессора 10 из 8 бит, а данные объекта, загружаемые в ОАМ 38 из 34 бит, как описано выше. Конкретно, как показано на фиг. 10, 8-битовые данные загружаются в основное ОАМ 124 четыре раза, и остающиеся 2 бита (= от 34 до 32) группируются или умножаются на четыре с тем, чтобы быть 8-битовыми данными, которые затем загружаются во вспомогательное ОАМ 130. Таким образом, самый старший разряд 9-битовых Н-позиционных данных и 1-битовые данные выбора размера загружаются во вспомогательное ОАМ 130.

Схема 48 управления ОАМ включает в себя фиксатором 136 и 138 8-битовых данных, которые используются для записи данных объекта, образованных микропроцессором 10, в ОАМ 38. Конкретно, данные с D0 по D7 подаются на фиксатор данных 136, как его выходной сигнал, тогда как выход фиксатора данных 136 подается на фиксатор данных 138 как входной сигнал его. Фиксаторы данных 136 и 138 принимают как свой сигнал фиксатора сигнал /PAW, подаваемый на выход адресным декодером 40 (см. фиг. 7), и выход логического элемента 140 НЕ-И соответственно. Логический элемент 140 НЕ-И принимает адрес АО, поданный на выход схемой 42 адресов ОАМ, и сигнал /ODW, поданный на выход адресным декодером 40. Адрес АО инвертируется инвертором 144 с тем, чтобы подать на логический элемент 142 НЕ-И как выход его. Дополнительно логический элемент 142 НЕ-И принимает сигнал /ODW, упомянутый выше. Таким образом, когда адрес АО низкий (по уровню напряжения), фиксатор данных 138 фиксирует данные в ответ на сигнал /ODW. Когда адрес АО является высоким (по уровню напряжения), логический элемент 142 НЕ-И посылает сигнал записи на основное ОАМ 124, и более высокие и более низкие данные объекта DIH и DIL, которые фиксированы в фиксаторах данных 136 и 138 соответственно, записываются в основное ОАМ 124.

Так как вспомогательное ОАМ 130 не является 16-битовым типом, запись данных в ОАМ 130 производится путем возбуждения ОАМ 130. Так сигнал /ODW подается на вспомогательное ОАМ 130 как сигнал записи его, и данные объекта, которые фиксированы в фиксаторе данных 138, записываются во вспомогательное ОАМ 130.

По случаю, схема 48 управления ОАМ включает в себя два логических элемента 146 и 148 НЕ-ИЛИ. Логический элемент 146 НЕ-ИЛИ принимает адрес А9 схемы 42 адресов ОАМ, который инвертируется инвертором 150, и сигнал /VB, поступающий от схемы 34 генерирования синхросигнала. Дополнительно логический элемент 148 НЕ-ИЛИ непосредственно принимает адрес А9 и сигнал /VB. Таким образом, когда адрес А9 является высоким по уровню напряжения в течение периода вертикального запирания, логический элемент 148 НЕ-ИЛИ посылает возбуждающий сигнал на вспомогательное ОАМ 130. Когда он низкого уровня напряжения, логический элемент 146 НЕ-ИЛИ посылает возбуждающий сигнал на основное ОАМ 124. Более высокие данные объекта DOH, считанные из основного ОАМ 124, загружаются в регистр 68 V-позиций, регистр 70 признаков и регистр 72 наименования, тогда как более низкие данные объекта DOL, считанные оттуда, загружаются в регистр 66 H-позиций и регистр 72 наименования.

Как описано выше, специфические данные данных объекта загружаются во вспомогательное ОАМ 130 таким образом, что четыре объекта группируются или собираются. Поэтому селекторы 150 и 152 данных загружают 2 бита, которые принадлежат к 32-битовым данным объекта в основном ОАМ 124, в регистр 66 H-позиций и регистр 70 признаков в тот же период времени, когда происходит загрузка данных в основное ОАМ 124.

Схема 58 адресов векторного RAM, показанная на фиг. 13, включает в себя 5-битовый реверсивный счетчик, т.е. С/В счетчик 154 (С/В=суммирующий/вычитающий прим. переводчика). Данные, отсчитанные С/В счетчиком 154 подаются на адреса с А0 по А4 векторного RAM 46. Сигнал IN, поступающий от схемы 34 генерирования синхросигнала, посылается на вход данных D-FF 156, выход которого подается на вход данных D-FF 158. Сигналы HCO и 5M, поступающие от схемы 34 генерирования синхросигнала, подаются на D-FF 156 и 158 как входы синхроимпульсов их соответственно. Выход D-FF 158 подается на логический элемент 160 НЕ-И, как входной сигнал его вместе с сигналом HCO, и выход логического элемента 160 НЕ-И и выход логического элемента 162 НЕ-И подаются на логический элемент 164 НЕ-ИЛИ как два входных сигнала их. По случаю, сигналы /LB и /HCO, поступившие от схемы 34 генерирования синхросигнала, подаются на два входа логического элемента 162 НЕ-И. Дополнительно выход логического элемента 164 НЕ-ИЛИ подается на С/В счетчик 154, как его входной сигнал отсчета, т.е. его синхроимпульс. Таким образом, синхроимпульс С/В счетчика 154 определяется сигналом HCO, поступающим от схемы 34 генерирования синхросигнала.

Сигнал /LB, поступающие от схемы 34 генерирования синхросигнала, подается через инвертор 166 на С/В счетчик 154 как входной сигнал С/В для выборки, либо операции суммирования счетчика С/В 154, либо операции вычитания счета его. Таким образом, когда сигнал /LB высокого уровня, С/В счетчик 154 используется как суммирующий счетчик, в то время как он используется как вычитающий счетчик, когда этот сигнал низкого уровня.

Далее, сигналы 5М и HCO, поступающие от схемы 34 генерирования синхросигнала, подаются на вход логического элемента 168 НЕ-И, выход которого подается на логический элемент 170 НЕ-И вместе с сигналом /INRANGE, поступающих от схемы 56 определения попадания в диапазон. Затем, сигнал /INRANGE подается на вход данных D-FF 172, и выход логического элемента 168 НЕ-И подается на D-FF как его синхроимпульс. Выход D-FF 172 подается на селектор 174 данных в качестве его одного входного сигнала, и сигнал /LB подается на селектор данных 174 как его входной сигнал переключения. Дополнительно выход логического элемента 170 НЕ-И подается на RS-176, как его установленный входной сигнал /S, и сигнал /HI, поступающий от схемы 34 генерирования синхроимпульса, подается на RS-FF 176 как его входной сигнал /R установления исходного положения. Выход RS-FF 176 посылается на логический элемент 178 И как его входной сигнал. Либо сигнал /HBH, либо L, поступающий от схемы 34 генерирования синхросигнала, и выход D-FF 182 посылаются через логический элемент 180 ИЛИ на логический элемент 178 И как другие входные сигналы его.

Поэтому, когда сигнал /LB становится высоким по уровню напряжения во время периода, когда производится определение попадания в диапазон, C/B счетчик 154 возбуждается для выбора операции суммирования отсчета. Затем D-FF 172 генерирует возбуждающий сигнал каждый раз, когда сигнал /INRANGE, указывающий о состоянии попадания в диапазон, становится низким по уровню напряжения, и поэтому C/B счетчик 154 считает в прямом направлении синхроимпульсы, подаваемые на выход логическим элементом 164 НЕ-ИЛИ. Отсчитанная величина C/B счетчика 154 подается на векторное RAM 46 как адрес записи его. Когда C/B счетчик 154 считает в прямом направлении синхроимпульсы, и отсчитанная величина C/B счетчика 154, т.е. число объектов, попадающих в диапазон, достигает 32, способных визуализироваться одной строкой, логический элемент 186 и D-FF 188 генерируют сигнал INRANGE FULL. Как следствие схема 56 определения попадания в диапазон, обесточивается в ответ на сигнал INRANGE FULL. С другой стороны, когда сигнал /LB становится низким по напряжению, C/B счетчик 154 возбуждается для выбора операции обратного отсчета, после чего он отсчитывает в обратном направлении синхроимпульсы каждый раз, когда подается сигнал L от схемы 62 управления счетчиком размера. Для считывания объекта, попадающего в диапазон, отсчитанная величина C/B счетчика 154 подается на векторное RAM 46, как адрес считывания. Когда все объекты считаны, отсчитанная величина C/B счетчика 154 достигает "0", и сигнал переноса посылается на D-FF 182, тем самым обесточивая C/B счетчик 154.

Когда схема 56 определения попадания в диапазон производит начало операции определения попадания в диапазон, сигнал /HI, генерируемый схемой 34 генерирования сигнала синхронизации подается на вход установления в исходное состояние С/В счетчика 154, и также подается на RS-FF 176, как его входной сигнал установления в исходное положение. Если объект, попадающий в диапазон в последующем не детектируется, тогда выход RS-FF 176 остается низким по уровню напряжения. Затем выход RS-FF 176 проходит через D-FF 190 и D-FF 192, который в свою очередь подается на выход как сигнал /NONOBJ в ответ на сигнал HCO, поступивший от схемы 34 генерирования синхросигнала. Сигнал /NONOBJ подается на схему 92 управления буферным RAM (см. фиг. 9).

Схема 74 управления регистрами, показанная на фиг. 14, имеет логический элемент 194 НЕ-ИЛИ и логические элементы 196, 198 НЕ-И. Сигнал С, подаваемый на выход со схемы 62 управления счетчиком размеров (см. фиг. 8), и сигналы VB и IN, поступающие от схемы 34 генерирования синхросигнала, посылаются на входы логического элемента 194 НЕ-ИЛИ. На входы логического элемента 196 НЕ-И подается выход логического элемента 194 НЕ-ИЛИ и сигналы /5М и HCO, поступающие от схемы 34 генерирования синхросигнала, соответственно, тогда как на входы логического элемента 198 НЕ-И подаются сигнал L, посылаемый схемой 62 управления счетчиком размеров (см. фиг. 8), и сигналы 5М и HCO, поступающие от схемы 34 генерирования синхросигнала, соответственно.

Арифметическая схема 64 H-позиций включает в себя 8-битовый полный сумматор 200 в отношении одного, т.е. от А0 до А7, из входов, на который подается выход логического элемента 202 ИСКЛЮЧАЮЩЕЕ ИЛИ, и в отношении другого, т. е. от В3 до В5, из входов, на который подается выход логического элемента 204 И. По случаю, на остающийся вход из вышеназванных входов полного сумматора 200, подается потенциал заземления, т.е. "0" потенциал. Данные H-позиций от D0 до D7 от первого регистра 66а H-позиций регистра 66 H-позиций, подаются на один из входов логического элемента 202 ИСКЛЮЧАЮЩЕЕ ИЛИ вместе с входным сигналом переноса CIN, подаваемым от логического элемента 206 И. Таким образом, когда входной сигнал переноса CIN является высоким по уровню напряжения, данные с D0 и D7 инвертируются посредством логического элемента 202 ИСКЛЮЧАЮЩЕЕ ИЛИ, и в отношении другого, т.е. от В3 до В5, из входов, на который подается выход логического элемента 204 И. По случаю, на остающийся вход из вышеназванных входов полного сумматора 200, подается потенциал заземления, т.е. "0" потенциал. Данные H-позиций от D0 до D7 от первого регистра 66а H-позиций регистра 66 H-позиций, подаются на один из входов логического элемента 202 ИСКЛЮЧАЮЩЕЕ ИЛИ вместе с входным сигналом переноса CIN, подаваемый от логического элемента 206 И. Таким образом, когда входной сигнал переноса CIN является высоким по уровню напряжения, данные с D0 до D7 инвертируются посредством логического элемента 202 ИСКЛЮЧАЮЩЕЕ ИЛИ, и инвертированные таким образом данные подаются на полный сумматор 200, как входной сигнал с A0 до A7, упомянутый выше.

По случаю, логический элемент 206 Н принимает данные D8, посылаемые от второго регистра 66b H-позиций регистра 66 H-позиций, и выход логического элемента 208 ИЛИ. Когда данные D8 являются "1", горизонтальная (H) позиции объекта попадает в отрицательный (минусовой) район, как показано на фиг. 15, тогда как H-позиция объекта попадает в положительный /полюсовой/ район, как показано на фиг. 15. Конкретно, фактический экран монитора 22 (см. фиг. 1) для визуализации на нем объекта, соответствует правой половине всего экрана, если смотреть с точки пересечения координат (О, О), как показано на фиг. 15. Горизонтальная позиция представлена в диапазоне "0-255", т.е, "000H-OFFH" в рамках такого экрана дисплея. Однако в настоящем варианте реализации чтобы плавно визуализировать часть объекта в рамках дисплейного экрана от левого конца экрана, даже когда левый конец объекта находится вне экрана дисплея, воображаемый экран, определяемый левой половиной всего экрана монитора 2, предполагается, даже если объект визуализируется за диапазоном дисплейного экрана, и горизонтальная позиция может быть установлена даже при таком диапазоне. Горизонтальная позиция представлена в диапазоне "256-511", т.е. "100H-1FFH", когда объект представлен за диапазоном дисплейного экрана. Когда данные H-позиции D8 являются "0" в течение периода определения попадания в диапазон, данные с D0 по D7 непосредственно подаются на полный сумматор 200, как входной сигнал с A0 по A7 его. В это время входы с B3 по B5 становятся низкими по уровню напряжения в результате сигнала IN, подаваемого схемой 34 генерирования синхросигнала, который говорит о состоянии объекта, находящегося на стадии определения попадания в диапазон. Таким образом, выход полного сумматора 200 является суммой "D0-D7+0", и поэтому данные с D0 по D7 подаются на выход с полного сумматора 200 как они есть. Когда данные H-позиции D8 представляют "1", данные с D0 по D7 инвертируются логическим элементом 202 ИСКЛЮЧАЮЩЕЕ ИЛИ, и инвертированные таким образом данные подаются на полный сумматор 200, как входной сигнал его с A0 по A7. В то время входы с B3 по B5 фиксируются, чтобы быть низкого уровня по напряжению посредством сигнала IN, упомянутого выше. Таким образом, выход полного сумматора 200 представляет сумму "1 + D0 D7".

Когда сигнал HCO, поданный через логический элемент 208 ИЛИ от схемы 34 генерирования синхросигнала, высокого уровня по напряжению, и если применяется другой процесс вместо вышеописанного, либо "D0 D7 + 0", либо "D0 D7 + 1" полного сумматора 200 загружается в счетчик 60 размеров (см. фиг. 8), как исходная величина его в зависимости от либо "0", либо "1" данных H-позиций D8. Когда сигнал HCO низкого уровня напряжения, данные H-позиции с D0 по D7 подаются на полный сумматор 200, как входные сигналы его с A0 по A7, как они есть, и данные с SC0 по SC2, поданные на выход счетчиком 60 размеров, подаются на полный сумматор 200 как входные сигналы с B3 по B5 его. Поэтому результат сложения обеих данных подается на выход из полного сумматора 200.

Таким образом, причина для преобразования данных H-позиции в абсолютную величину в арифметической схеме 64 H-позиций состоит в том, что объект предназначается для визуализации с левого конца экрана монитора за исключением части объекта, которая вне дисплейного экрана монитора.

По случаю, арифметическая схема 76 V-позиций включает в себя 8-битовый полный сумматор 210 в отношении одного, т.е. от A0 до A7, из входов, на который подаются данные V-позиций с D8 по D15 регистра 68 V-позиций, инвертированные инвертором 212, и в отношении другого, т.е. с B0 по B7, из входов, на который подается сигнал с VD0 по VD7 со схемы 34 генерирования синхросигнала. Затем результат сложения обоих входов полным сумматором 210 подается на схему 78 управления сумматором адресов и схему 56 определения попадания в диапазон (см. фиг. 8), как данные о вертикальной (V) позиции объекта.

Регистр 50 размеров, показанный на фиг. 16, включает в себя первый, второй и третий регистры размеров 50a, 50b и 50c, каждый из которых принимает, как сигнал загрузки, сигнал SZW, посылаемый декодером 40 адресов (см. фиг. 7). Каждый из первого, второго и третьего регистров 50a, 50b и 50c, принимает данные с D0 по D7, поступающие от микропроцессора 10 (см. фиг. 1) по шине данных. Регистр 54 чередований имеет первый и второй регистры чередования 54a, 54b, каждый из которых принимает как сигнал загрузки сигнал ITW, посылаемый декодером 40 адресов (см. фиг. 7). Каждый из первого и второго регистров чередования 54a и 54b принимает данные с D0 по D7, посылаемые по шине данных от микропроцессора 10 (см. фиг. 1). Первый регистр размеров 50а загружается данными адреса BASE в зоне памяти объекта, и второй регистр размеров 50b загружается данными SEL. Дополнительно третий регистр 50с загружается данными размера SIZE. Первый регистр чередования 54а загружается данными чередования для принятия решения, будетли реализован другой дисплей или идентичный дисплей полями нечетной нумерации и полями четной нумерации. Второй регистр чередования 54b загружается данными OBJ VSEL.

Данные BASE и SEL, загруженные в первый и второй регистры размеров 50a и 50b, используются для определения адресов в ЗУ 16 видеоданных для произвольной установки зоны хранения 16а фонового изображения и зоны хранения 16b данных символа ЗУ 16 видеоданных (см. фиг. 1), образованные в единый блок S RAM, как описано выше. Конкретно, ЗУ 16 видеоданных, показанное на фиг. 17 и 18, имеет емкость памяти 64 килобайт (слов), в которых выделенная 4-х килобайтная зона 16а предназначена для данных BASE, определяемых данными с D0 по D.

Дополнительно, другие зоны 16B1, 16B2, 16B3, каждая из которых представлена в форме 4 килобайт, и другая зона 16B4, которая также представлена в форме 4 килобайт, предназначены для данных SEL, определяемых данными D3 и D4. Тип объекта может изменяться только путем правильного объединения данных BASE и SEL и изменения 2 битов, определяющих данные SEL. Более конкретно, данные символа объекта, необходимые в некоторой сцене в игре, загружаются в любую одну из обозначенных зон 16А и других зон с 16B1 по 16B4, и данные символа объекта, необходимые в другой сцене, загружаются в одну из остающихся зон из числа зон с 16B1 по 16B4. Таким образом, тип объекта может быть легко изменен в отношении каждой сцены игры путем простого изменения 2 бит, представляющих данные SEL, и определения одной из остающихся зон из числа зон с 16B1 по 16B4, когда требуемый объект необходим.

3-битовые данные размера с D5 по D7, посылаемые третьим регистром размеров 50с, вводятся в декодер 52 размеров. Декодер 52 размеров декодирует 1-битовые данные выбора размера SIZE SEL, подаваемые с первого регистра признаков 70а (см. фиг. 14), включенного в регистр признаков 70, и данные размера с D5 по D7, с тем, чтобы подать на выход сигналы обозначения размеров S8, S16, S32, S64 соответственно от соответствующих логических элементов НЕ-ИЛИ 52а, 52b, 52c, 52d. Конкретно, когда сигнал S8 обозначения размера подан на выход от логического элемента НЕ-ИЛИ 52а, объект (образован одноблочным символом), представленный в форме горизонтальных х вертикальных 8х8 точек, будет выбран. Когда сигнал S16 обозначения размера подан на выход от логического элемента НЕ-ИЛИ 52b, объект (образован четырехблочным символом), представленный в форме горизонтальных х вертикальных 16 х 16 точек, будет выбран. Когда подан сигнал S32 обозначения размера от логического элемента НЕ-ИЛИ 52с, объект (образован шестнадцатиблочными символами), представленный в форме горизонтальных х вертикальных 64 х 64 точек, будет выбран.

Эти сигналы S8, S16, S32 и S64 обозначения размера управления сумматором адресов как сигналы /OBJ8, OBJ16, /OBJ32 и OBJ64 соответственно. Дополнительно, сигналы S8 и S16 обозначения размера подаются на селектор 214 данных, включенный в схему 56 определения попадания в диапазон, тогда как сигналы S32 и S64 обозначения размера подаются на селектор 216 данных. Далее, сигнал S64 обозначения размера подается на селектор 218 данных как один из двух его входов, а другой из его входов фиксирован на "1". Каждый из селекторов данных 214, 216 и 218 принимает данные чередования как сигнал выборки, который подается на выход от второго регистра чередований 54b, включенный в регистр чередований 54. Размер объекта изменяется в момент чередования и нечередования. Когда плотность точек увеличивается в момент чередования, например, размер объекта уменьшается. Соответственно, изменение размера, используемое как критерий определения попадания в диапазон на основе сигнала обозначения размера, поданного декодером 52 размеров, необходимо. Для выполнения операции определения попадания в диапазон в соответствии с различием размеров между объектами используются селекторы данных с 214 до 218.

Выход селектора данных 214 инвертируется инвертором 220, и инвертированный таким образом выход подается на один из двух входов логического элемента И 224 через логический элемент ИЛИ 222. Выход логического элемента И 226 подается через инвертор 222 на другой один из входов логического элемента И 224. Два входа логического элемента И 226 принимают сигнал обозначения чередования, поступающий от регистра чередований 54, и сигнал S8 обозначения размера, подаваемый через инвертор 228 от логического элемента НЕ-ИЛИ 52а. Данные V-позиции D3, поданные на выход от арифметической схемы 76 V-позиций, подается на другой один из выходов логического элемента И 224.

Выходы селекторов данных 216 и 218 подаются на логический элемент 230 И, как два из трех его входных сигналов. Данные о V-позиции D4, поданные на выход арифметической схемой 76 V-позиций, подаются на логический элемент И 230 на другой остающийся вход его. Дополнительно выход селектора данных 218 подается на логический элемент И 232 вместе с данными V-позиции D5, поступающими от арифметической схемы V-позиций. Выход логического элемента И 226 подается на логический элемент И 234 вместе с данными V-позиции D2, посылаемыми на выход арифметической схемой 76 V-позиций. Соответствующие выходы этих логических элементов И 224, 230, 232 и 234, инвертируются вместе с данными V-позиций D7, поданными на выход арифметической схемой 76 V-позиций, и таким образом инвертированные данные все подаются на логический элемент И 236 как его входные сигналы.

Далее выход логического элемента НЕ-ИЛИ 238 подается на логический элемент НЕ-И как его входной сигнал. Два входа логического элемента НЕ-ИЛИ 238 принимают данные H-позиции D8, посылаемые регистром 66 H-позиций, и выход логического элемента НЕ-И 240, которые все инвертируются. Логический элемент НЕ-И 240 принимает как входные сигналы выходы логических элементов НЕ-И 241, 242 и 244 и инвертирует каждые из данных об H-позиции D6 и D7, посылаемых регистром 66 H-позиций. Два входа логического элемента 241 НЕ-И принимают выход инвертора 228, используемый для приема сигнала S8 обозначения размера, и данных H-позиции D3, подаваемых регистром 66 H-позиций. Дополнительно, на три входа логического элемента НЕ-И 242 подаются данные об H-позиции D4, посылаемые регистром 66 H-позиций, и сигналы S16 и S32 обозначения размера. Далее на два входа логического элемента НЕ-И 244 подаются данные об H-позиции D5, посылаемые регистром 66 H-позиций, и сигнал S64 обозначения размера.

Выход логического элемента НЕ-ИЛИ 238 используется как сигнал, указывающий, находится или нет в положении попадания в диапазон в горизонтальном (H) направлении. Каждый из выходов логических элементов И 224, 230, 232 и 234, используется как сигнал, указывающий, находятся или нет каждые из данных D5 и D7, посылаемые арифметической схемой 76 V-позиций в положении попадания в диапазон в вертикальном (V) направлении.

Затем входы логического элемента НЕ-И 236 принимают выход логического элемента НЕ-ИЛИ 238, выходы логических элементов И 224, 230, 232, 234, выход D-FF 246, на своем входе данных с сигналом IN, посылаемым схемой 34 генерирования синхросигнала, и с сигналом HCO, как синхросигналом его, и с сигналом INRANGE FULL, посылаемым схемой 58 адресов векторного RAM. Таким образом, когда сигнал IN подан на вход, а сигнал INRANGE FULL не подан на вход, логический элемент НЕ-И 236 посылает сигнал /INRANGE, указывающий, что детектируемый или определяемый объект находится в положении попадания в диапазон в горизонтальном и вертикальном направлениях.

Схема 62 управления счетчиком размеров, показанная на фиг. 19 включает в себя фиксатор данных 248, на который подаются сигналы размера объекта /OBJ8, /OBJ16, /OBJ32 и /OBJ64 соответственно, посылаемые схемой 56 определения попадания в диапазон, т.е. от логических элементов НЕ-ИЛИ 52а, 52b, 52c и 52d декодера размеров 52.

Затем, данные H-позиции D8, посланные регистром 66 H-позиций, подаются из двух входов каждого из логических элементов И 250, 252 и 254. Данные D3, D4 и D5 данных НА абсолютной величины, соответственно подаются на другой из двух входов каждого логического элемента И 250, 252 и 254. Выход каждого логического элемента И 250, 252 и 254 подается на счетчик размеров 60 как исходная величина его. Когда данные об H-позиции регистра 66 H-позиций являются положительными (плюсовыми), положение приступить к началу операции на дисплее объекта появляется в некотором месте на дисплейном экране монитора 22 (см. фиг. 1). Поэтому "0" всегда вводится как данные H-позиции D8. Тем самым выход каждого из логических элементов И с 250 по 254 становится низким по уровню напряжения, и данные о начальной или исходной величине, установленные в счетчике размеров 60, устанавливаются на "0". С другой стороны, когда данные H-позиции регистра 66 H-позиций являются отрицательными (минусовыми), "1" всегда вводится как данные H-позиции D8. Когда данные H-позиции составляют, например, "-8", абсолютная величина HA их устанавливается на "8" и будет представлена в форме данных двоичного разряда "1000". Таким образом, D3 абсолютной величины НА становится высоким по уровню напряжения, и выход логического элемента И 250 также становится высоким по уровню напряжения. Поэтому "1" устанавливается в счетчике размеров 60 как исходная величина. Если сдвиг в отрицательном направлении увеличивается, абсолютная величина НА, т. е. исходная величина, установленная в счетчике размеров 60, увеличивается.

Сигнал /HCO, посланный схемой 34 генерирования синхросигнала, подается на счетчик размеров 60 как синхроимпульс его. Таким образом, счетчик размеров 60 производит приращение исходной величины, установленной вышеописанным способом, в отношении каждого сигнала /HCO. По случаю, сигнал /IN, поданный на выход схемой 34 генерирования синхросигнала, подается на счетчик размеров 60, как его входной сигнал установления в исходное положение, и поэтому счетчик размеров 60 не отсчитывает в течение интервала, когда проводится схемой 56 определения попадания в диапазон операции такого определения.

Затем выходные данные SC счетчика размеров 60 подаются на схему управления сумматором адресов 78, как сказано выше, и на один из двух входов каждого из логических элементов И 256, 258 и 260. Сигналы /OBJ16, /OBJ32 и /OBJ64, фиксированные в фиксаторе данных 248, подаются на другой из двух входов каждого логического элемента И 256, 258 и 260. Дополнительно выход каждого из логических элементов И 256, 258 и 260 подается на логический элемент НЕ-ИЛИ 262 вместе с сигналом /OBJ8, который фиксирован в фиксаторе данных 248. Выход D-FF 264 и 266 подаются соответственно на соответствующие входы логического элемента НЕ-ИЛИ 262. Выход логического элемента И 268 подается на один из двух входов D-FF 264, тогда как сигнал HBH от схемы 34 генерирования синхросигнала подается на один из двух входов D-FF 266. Логический элемент И 268 принимает данные с D3 по D7 от арифметической схемы 64 H-позиций, и данные D8 об H-позиции от регистра 66 H-позиций, которые инвертируются инвертором 270. Сигнал /HCO, поданный схемой 34 генерирования синхросигнала, подается как синхросигнал на каждый из D-FF 264 и 266 способом, аналогичным каждому сигналу фиксирования селектора данных 248. Выход логического элемента НЕ-ИЛИ 262 подается на D-FF 272 как входные данные его и на схему 74 управления регистрами как сигнал С. Дополнительно сигнал HCO от схемы 34 генерирования синхросигнала подается на D-FF 272 как синхросигнал ее.

Схема 78 управления сумматором адресов, показанная на фиг. 20, включает в себя D-FF 274 для приема сигналов о размере объекта /OBJ8, /OBJ16 и /OBJ32 соответственно, посылаемых схемой 56 определения попадания в диапазон, т.е. от логических элементов НЕ-ИЛИ 52a, 52b и 52c декодера размеров 52. Сигнал HCO, поданный схемой 34 генерирования синхросигнала, подается на D-FF 274 как их синхросигнал. Сигнал /OBJ8, посланный с D-FF 274, подается на один из входов каждого логического элемента И 276, 278, 280, 282, 284 и 286. Сигнал /OBJ16 от D-FF 274 подается на другой один из входов каждого логического элемента И 278, 280, 284 и 286. Сигнал /OBJ32 от D-FF 274 подается на другой один из входов каждого логического элемента И 280 и 286. Данные H-FLIP, поданные от регистра признаков 70, подаются на оставшиеся входы логических элементов И 276, 278 и 280, тогда как данные V-FLIP от регистра признаков 70 подаются на оставшиеся входы логических элементов И 282, 284 и 286. Данные V-FLIP от регистра признаков 70 далее подаются на один из двух входов каждого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 288, 290 и 292. Выход каждого логического элемента И 276, 278 и 280 подается на один из двух входов каждого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 294, 296 и 298, вместе с данными от SC0 по SC2, посылаемые счетчикоом размеров 60. Выход каждого логического элемента И 282, 284 и 286 подается на один из двух входов каждого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 300, 302 и 304. Выход селектора 306 6-битовых данных подается на другой из двух входов каждого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 288, 290, 292, 300, 302 и 304.

Селектор данных 306 принимает сигнал FIELD, посылаемый схемой 34 генерирования синхросигнала, и выход D-FF 308 для приема данных D0 до D5 от арифметической схемы 76 V-позиций, каждый из которых указывает на разницу или различие между V-позицией и номером строки сканирования. Сигнал /HCO, поданный на выход схемой 34 генерирования синхросигнала, подается на D-FF 308 как его синхросигнал. D-FF 308 посылает данные с D0 по D4 на один из входов селектора данных 306 и также посылает данные с D0 по D5 на другой из его входов. Затем селектор данных 306 выборочно подает на выход входные сигналы, поступившие от D-FF 308 в ответ на данные OBJ V SEL, посланные регистром 54 чередований, и посылает выбранный таким образом выходной сигнал на каждый логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 288, 290, 292, 300, 302 и 304.

Схема 78 управления сумматором адресов главным образом изменяет адрес во время выполнения H инвертирования и/или инвертирования, показанных на фиг. 21 (a-d). Обращаясь к фиг. 21, а, данные H-FLIP и V-FLIP на "0", и H инвертирование, и V инвертирование не производятся. Обращаясь к фиг. 21b, данные H-FLIP на "1", а данные V-FLIP на "0". Таким образом, H инвертирование выполняется относительно вертикальной оси 310, но V инвертирование не производится. Обращаясь к фиг. 21с, данные H-FLIP на "0", и данные V-FLIP на "1", и поэтому H инвертирование не производится, а V инвертирование производится относительно горизонтальной оси 312. Обращаясь к фиг. 21,d данные H-FLIP и V-FLIP на "1", и инвертирование H и V проводится относительно вертикальной и горизонтальной осей 310 и 312 соответственно.

Обращаясь теперь к фиг. 20, так как H- или V-инвертированные расстояния изменяются в соответствии с размером объекта, сигналы /OBJ8, /OBJ16 и /OBJ32, посланные декодером размеров 52, подаются на соответствующие логические элементы И 276, 278, 280, 282, 284, 286 соответственно как их входные сигналы. Когда объект представлен в размере 8х8, сигнал /OBJ8 будет низкого уровня по напряжению. Поэтому выход каждого логического элемента И 276, 278, 280, 284 и 286 становится низким по напряжению. Таким образом, логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 294, 296 и 298 соответственно подают на выход данные размера с SC0 и SC2, поступающие от счетчика размеров 60, как аддитивные адреса АА4, АА5 и АА6, как они есть, так что каждый адрес не инвертирован. Когда объект представлен размером 16х16, сигнал /OBJ16 становится низким по уровню напряжения. Как следствие, только логические элементы И 276 и 282 возбуждается, а выход каждого из оставшихся логических элементов И 278, 280, 284 и 286 становится низким по уровню напряжения. Если данные H-FLIP на "1" в это время, тогда данные размера SC0, поданные от счетчика размеров 60, инвертируются логическим элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 294 для подачи на выход как аддитивный адрес АА4. Когда объект выполнен размером 32х32, сигнал /OBJ32 становится низким по уровню напряжения, тем самым возбуждая логические элементы И 276, 278, 282 и 284 с тем, чтобы сделать выход оставшихся логических элементов И 280 и 286 низкими по уровню напряжения. Если данные H-FLIP на "1" в это время, тогда данные размера SC0 и SC1, посланные от счетчика размеров 60, инвертируются логическим элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 294 и 296 соответственно с тем, чтобы подать на выход как аддитивные адреса АА4 и АА5. Когда объект выполнен размером 64х64, сигналы /OBJ8, /OBJ16 и /OBJ32 становятся высокими по уровню напряжения, тем самым возбуждая все логические элементы И 276, 278, 280, 282, 284, 286. Если данные H-FLIP на "1" в это время, тогда данные размера с SC0 и SC2, поданные на выход счетчиком размеров 60, инвертируются логическими элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 294, 296, 298 соответственно для подачи на выход как аддитивные адреса с АА4 по АА6.

В случае V инвертирования инвертирование трех нижних, т.е. самых правых битов адресов, подаваемых на схему 82 ЗУ видеоданных/адресов, показывает инверсию на горизонтальную строку, а инвертирование трех верхних, т.е. самых левых битов их, представляет инверсию в отношении каждого символа. Так как три самых правых бита не связаны с размером объекта, каждый логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 288, 290 и 292 инвертирует или не инвертирует данные, переданные от селектора данных 306 в ответ на "1" или "0" данных V-FLIP с тем, чтобы подать на выход как три самых правых бита A0, A1 и A2 адресов, посылаемых на схему 82 ЗУ видеоданных/адресов. Дополнительно три самых левых бита обрабатываются таким же образом, как в процессе предшествующего H инвертирования. Конкретно, каждый из логических элементов И 282, 284 и 286 устанавливает условия объекта в отношении размера, и каждый логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 300, 302 и 304 инвертирует или оставляет неинвертированными данные, поступающие от селектора данных 306 согласно таким условиям в соответствии с либо "1", либо "0" данных V-FLIP для подачи на выход как три самых левых бита AA8, AA9 и AA10, посылаемых на сумматор адресов 80.

По случаю, логические элементы И 314 и 316, включенные в схему 78 управления сумматором адресов, подают на выход аддитивные адреса AA12 и AA13 соответственно. Однако такие адреса AA12 и AA13 используются для обозначения любой одной из зон с 16B1 по 16B4, показанных на фиг. 17 и 18.

Сумматор адресов 80, показанный на фиг. 22, включает в себя три 4-битовых полных адреса 80a, 80b и 80c. Выходы этих трех полных адресов 80a, 80b и 80c подаются на схему 82 ЗУ видеоданных/адресов как адреса с A4 по A15. Адреса с A0 по A2, подаваемые на выход схемой 78 управления сумматором адресов, подаются на схему 82 ЗУ видеоданных/адресов как его адреса с A0 по A2, тогда как сигнал HCO, поступающий от схемы 34 генерирования синхросигнала, подается на схему 82 ЗУ видеоданных/адресов как его адрес A3. По случаю, данные BA E первого регистра размеров 50а (см. фиг. 16) регистра размеров 50, выносит решение в отношении того, какие входные биты в полных сумматорах с 80а по 80с отводятся для потенциала заземления. Дополнительно адреса с А0 по А15 в ЗУ видеоданных 16 определяются схемой 82 ЗУ видеоданных/адресов, и данные с D0 по D15, поданные на выход от ЗУ видеоданных 16, посылаются на схему 86 инвертирования H.

Схема 86 инвертирования H, показанная на фиг. 23, включает в себя селектор данных 318, на который подаются данные с D0 по D15, посылаемые ЗУ видеоданных 16. Селектор данных 318 имеет 16 селекторов данных, каждый из которых выбирает один из 2-битовых входов с тем, чтобы подать его на выход в форме одного бита. Выход D-FF 320 подается на селектор данных 318 как его сигнал выборки. Данные H-FLIP подаются на вод данных D-FF 320, и сигнал /HCO, поданный на выход схемой 34 генерирования синхросигнала, подается на D-FF 320 как его синхросигнал. Селектор данных 318 подает на выход данные в соответствии со следующей табл. 2 в ответ на сигнал выборки, поступивший от D-FF 320.

Таким образом, схема 86 инвертирования H инвертирует графические данные, поступающие от ЗУ видеоданных 16 в форме 8 бит в соответствии с тем, будет или нет вводиться команда инвертирования H-FLIP в горизонтальном (H) направлении. Графические данные, подаваемые на выход схемой 86 инверсии H, подаются на схему 88 извлечения данных цвета.

Схема 88 извлечения данных цвета содержит четыре селектора данных, т.е. первый селектор данных 322, второй селектор данных 324, третий селектор данных 326 и четвертый селектор данных 328. Каждый из селекторов данных 322, 324, 326 и 328 выбирает любой один из 8-битовых входов и подает на выход только один бит, выбранный таким образом. Сигналы HPО, 5M и HCO, подаваемые на выход схемой генерирования синхросигналов 34, подаются на каждый из селекторов, именно первый селектор данных 322, второй селектор данных 324, третий селектор данных 326 и четвертый селектор данных 328, как их сигналы выборки. Графические данные, поданные на выход схемой 86 инвертирования H, подаются на каждый 16-битовый D-FF 330 и 332, и выход D-FF 332 подается на D-FF 334. Сигнал /HCO, посланный схемой 34 генерирования синхросигнала, подается на каждый D-FF 330 и 334 как их синхросигналы, тогда как сигнал HCO, поданный со схемы 34 генерирования синхросигналов, подается на D-FF 332 как его синхроимпульс. Дополнительно сигнал LBR, посылаемый схемой 34 генерирования синхросигнала, подается на вход данных D-FF 336, тогда как сигнал 5М от схемы 34 генерирования синхроимпульса подается на D-FF 336 как его синхросигнал. Выход D-FF 336 подается на каждый D-FF 330 и 334 как его входной сигнал установления в исходное положение.

D-FF 332 удерживают первые 16 бит графических данных, посланных схемой 86 инвертирования H в ответ на сигнал HCO. Дополнительно D-FF 330 удерживает следующие 16 бит в ответ на сигнал /HCO. В это время первые 16 бит, которые удерживались логическими элементами D-FF 332, сдвигаются в сторону D-FF 334 в ответ на сигнал /HCO. Таким образом, графические данные 32 бит в целом подаются как 8 бит на 8 бит на первый селектор данных 322, второй селектор данных 324, третий селектор данных 326 и четвертый селектор данных 328, как их входные данные. Каждый из селекторов данных 322, 324, 326 и 328 выбирает один бит в соответствии со следующей табл. 3 с тем, чтобы подать на выход цветовые данные ячейки (элемента изображения) из 4 бит в целом. Таким образом, схема 88 извлечения цветовых данных определяет или обозначает четыре цветовых ячейки.

Буферное RAM 84, показанное на фиг. 9, включает в себя первое буферное RAM 84а и второе буферное RAM 84b, каждое из которых имеет емкость памяти 128 на 9 битов (т.е. 9 битов х 128). Одно буферное RAM может нормально использоваться как буферное RAM 84. Однако настоящий вариант реализации показывает случай, когда буферное RAM образовано из двух V RAM. В этом случае точки нечетной нумерации загружаются в первое буферное RAM 84a, тогда как точки четной нумерации загружаются во второе буферное RAM 84b. Говоря более конкретно, селекторы данных 322, 324, 326 и 328 схемы 88 извлечения цветовых данных выборочно подают на выход данные с 0D0 по 0D3, указывающие о точках нечетной нумерации, и данные от 1D0 по 1D3, указывающие о точках четной нумерации соответственно в ответ на сигнал HCO, поданный схемой 34 генерирования синхросигнала. Поданные таким образом на выход данные с 0D0 по 0D3 и с 1D0 по 1D3 соответственно направляются на первое и второе буферные RAM 84a и 84b как его входные данные.

Когда необходимо считать требуемые данные из буферного RAM 84, данные сначала считываются из первого выходного фиксатора 338а и второго выходного фиксатора 338b в это время, и считанные таким образом данные затем подаются на схему 28 синтезатора (см. фиг. 2).

Схема 90 адресов буферного RAM, показанная на фиг. 25, включает в себя 8-битовый счетчик 340. Выход счетчика 340 подается на схему 92 управления буферным RAM как данные адреса для буферного RAM 84. Счетчик 340 принимает как свой входной сигнал установления в исходное положение сигнал /CRES, посылаемый схемой 34 генерирования синхроимпульса, сразу перед периодом визуализации данных. Счетчик 340 принимает выходной сигнал селектора данных 342 как свой синхросигнал. Сигналы /10M и HCO, посланные схемой 34 генерирования синхросигнала, подаются на два входа селектора данных 342, и сигнал LBR, посылаемый схемой 34 генерирования синхросигнала, посылаются на селектор данных 342 как сигнал выборки. Таким образом, счетчик 340 производит изменение в синхронизации, когда данные записаны в буферное RAM 84, и изменение в синхронизации, когда данные считаны из буферного RAM 84. Говоря конкретно, когда данные записаны в буферное RAM 84, счетчик 340 производит приращения в ответ на сигнал /10М. Когда данные считываются из буферного RAM 84, счетчик 340 производит приращения в ответ на сигнал HCO. Таким образом, когда происходит считывание данных из буферного RAM 84, счетчик 340 производит приращения на 1 в отношении каждых 2 точек.

Дополнительно сигнал L, посланный счетчиком размеров 60, подается на вход данных D-FF 346. Сигнал HCO, поданный со схемы 34 генерирования синхроимпульса, подается на D-FF 346 как его синхросигнал. Выход D-FF 346 подается на D-FF 348 как синхросигнал, который принимает HCO, посланный схемой 34 генерирования синхросигнала. Далее сигнал HCO от схемы 34 генерирования синхросигнала, вводится во вход данных D-FF 350. Сигнал 5М, поданный от схемы 34 генерирования синхросигнала, подается на вход синхросигнала D-FF 350 и подается на вход данных D-FF 352. Сигнал 10М, поданный на выход схемой 34 генерирования синхросигнала, подается на D-FF 352 как его синхросигнал. Затем выходы D-FF 348, 350 и 352 подаются соответственно на соответствующие входы логического элемента НЕ-И 344 вместе с сигналом LBR, посланным со схемы 34 генерирования синхросигнала, который инвертируется инвертором 354. Выход логического элемента НЕ-И 344 подается на счетчик 340 как его входной сигнал загрузки /LD. Таким образом, время загрузки счетчика 340 зависит от сигнала L, т.е. размера объекта.

В случае, когда на счетчик 340 подают в качестве его исходных величин выходы 9-битовых логических элементов D-FF 356, он принимает данные абсолютных величин с D0 по D7, посылаемых арифметической схемой 64 H-позиций, и принимает выход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 360 как D8, т.е. выходы D-FF 358. Данные абсолютных величин D8, посланные регистром H-позиций 66, и сигнал переноса H-CARRY, посланный арифметической схемой 64 H-позиций, подаются на логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 360 как его входные сигналы. Соответственно инвертирование данных D8, посланных регистром H-позиций 66, подается на D-FF 356 как его входные данные D8, когда подан на вход сигнал переноса. Выход логического элемента НЕ-И 362, используемый для приема сигналов /5M и HCO, посланных схемой 34 генерирования синхросигнала, подается на каждый из D-FF 356 и 358 как их синхросигнал.

Затем, выходы D0 и D8 от D-FF 358 соответственно подаются на D-FF 364 и 366 как их входные данные. Выход логического элемента НЕ-И 368, используемый для приема сигналов /HCO, /10M и HCO от схемы 34 генерирования синхроимпульса, подается на каждый из D-FF 364 и 366 как его синхросигнал. Выход D-FF 364 подается на ранее описанную схему 88 извлечения цветовых данных как сигнал HPO и подается на логический элемент И 370, включенный в схему 92 управления буферным RAM. Дополнительно выход D-FF 366 подается на логический элемент И 374 через инвертор 372, включенный в схему 92 управления буферным RAM.

Схема 92 управления буферным RAM включает в себя 7-битовый полный сумматор 376. Полный сумматор 376 принимает как свои входные сигналы данные с D1 по D7, посылаемые счетчиком 340 в схеме 90 адресов буферного RAM. Полный сумматор 376 принимает на остающемся своем входе B потенциал заземления, т. е. "0". Дополнительно полный сумматор 376 принимает выход логического элемента И 370 как входной сигнал переноса. Полный сумматор 376 подает на выход данные как адреса с ОА0 по ОА6 каждого из первого и второго буферного RAM 84а и 84b в буферном RAM 84, для каждого первого и второго буферного RAM 84а и 84b. Когда первая строка как исходная H строка, указывающая объект, представлена точками любой нумерации, например, выходными данными счетчика 340 на вышеназванные соответствующие буферные RAM, как адреса с ОА0 и ОА6, как они есть. Когда это представлено точками всех нумераций, итоговые данные, полученные в результате приращения соответствующих данных счетчика 340 на 1, используя полный сумматор 376, подаются на выход на соответствующие буферные RAM как адреса с ОА0 по ОА6.

Сигналы записи /WE0 и /WE1, посылаемые на первое и второе буферные RAM 84а и 84b (см. фиг. 24) буферного RAM 84, получают от логических элементов НЕ-ИЛИ 378 и 380 соответственно.

Выходы логических элементов НЕ-И 382 и 384 подаются на входы соответственно логического элемента НЕ-ИЛИ 378. Логический элемент НЕ-И 382 принимает выход каждого логического элемента И 386, инвертора 388 и логического элемента НЕ-И 390, а также сигнал 10М, посылаемый схемой 34 генерирования синхроимпульса. Сигнал 5М, поданный от схемы 34 генерирования синхросигнала, и выходной сигнал логического элемента И 392, соответственно подаются на два входа логического элемента НЕ-И 384. Сигнал LBW, посланный схемой 34 генерирования сигнала синхронизации, сигнал /NONOBJ, посылаемый схемой 58 адресов векторного RAM, и выход логического элемента НЕ-ИЛИ 394, соответственно подаются на три входа логического элемента И 386. На логический элемент НЕ-И 390 подается на вход инверсия каждого из выходных сигналов с 1D0 по 1D3, посылаемых схемой 88 извлечения цветовых данных. На логический элемент НЕ-ИЛИ 394 подается выходной сигнал логического элемента И 374 и выходной сигнал логического элемента И 396. Дополнительно логический элемент И 396 принимает выход D8 счетчика 340, подаваемый также на инвертор 388, и выход логического элемента ИЛИ 398. Затем логический элемент ИЛИ 398 принимает инверсию каждого выхода D1 и D2 счетчика 340.

Выход каждого из логических элементов НЕ-И 400 и 402 подается на каждый из двух входов логического элемента НЕ-ИЛИ 380. На логический элемент НЕ-И 400 подают выход каждого логического элемента И 386, логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 404, логического элемента НЕ-И 406, а также сигнал 10М, посылаемый схемой 34 генерирования синхросигнала. Вводится на два входа логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 404 сигнал переноса, посылаемый полным сумматором 376, и выход D8 cчетчика 340. На логический элемент НЕ-И 406 подается как его каждый входной сигнал, инверсия каждого из выходов от OD0 до OD3, посылаемых схемой 88 извлечения цветовых данных. Сигнал 5М, поданный на выход схемой 34 генерирования синхросигнала, и выход логического элемента И 392 подаются на два входа логического элемента НЕ-И 402. Сигнал /HCO, поданный на выход схемой 34 генерирования синхросигнала, и выходной сигнал D-FF 408 подаются на два входа логического элемента И 392. Сигналы LBR и 5М, поданные на выход схемой 34 генерирования синхросигнала, соответственно подаются на вход данных и вход синхросигнала D-FF 408.

В результате этого данные соответственно записываются в первые буферные RAMы 84b и 84а в ответ на сигналы /WE1 и /WE0, посылаемые от двух логических элементов НЕ-ИЛИ 378 и 380.

Исходное состояние и период вертикального запирания.

Микропроцессор 10 устанавливает 9-битовые адреса ОАМ для регистра 36 адресов ОАМ (см. фиг. 7). В это время адресные данные и сигнал записи для определения регистра 36 адресов ОАМ подаются на вход от микропроцессора 10. В результате декодер адресов 40 подает на выход сигнал OAW, упомянутый выше. В это же время микропроцессор 10 подает на выход данные, указывающие исходный адрес. Поэтому микропроцессор 10 устанавливает исходный адрес для регистра 36 адресов OAM в ответ на сигнал OAW. Значение исходного адреса из регистра 36 адресов OAM и сигнал OAW от декодера адресов 40 подаются на вход схемы 42 адресов OAM. Затем, сигнал OAW задерживается в схеме 42 адресов OAM и после этого используется как сигнал загрузки для внутреннего счетчика (описанного ниже). Поэтому значение исходного адреса для OAM 38, которое подается от микропроцессора 10, также устанавливается в схеме 42 адресов OAM с его величиной с задержкой на небольшую величину по сравнению с исходным адресом регистра 36 адресов OAM.

Затем микропроцессор 10 записывает данные объекта в OAM 38. В это время микропроцессор 10 сначала подает на выход адрес, данные и сигнал записи. Так как схема 44 выборки адреса (см. фиг. 8) принимает сигнал VB от схемы 34 генерирования синхросигнала, вывод выхода адреса схемы адресов OAM 42 и вывод входа адреса OAM 38 электрически соединены друг с другом в течение периода вертикального запирания. Декодер адресов 40 подает на выход сигнал /ODW в ответ на сигнал данных адреса и сигнал записи, поданных с микропроцессора 10. Затем схема 48 управления OAM фиксирует данные, поданные с микропроцессора 10 в ответ на сигнал /ODW. После этого фиксированные таким образом данные подаются на вход данных D1 OAM 38, и сигнал записи/возбуждения WE/CE подается на вход OAM. Таким образом, данные объекта, посланные через схему 48 управления OAM от микропроцессора 10 записываются в адрес OAM 38, указанный схемой 42 адресов OAM. После этого схема 42 адресов OAM последовательно производит приращение адресов как описано выше. Таким образом, данные объекта от микропроцессора 10 последовательно записываются соответственно в соответствующие адреса.

Затем микропроцессор 10 загружает данные размера в регистр размеров 50 (см. фиг. 7). В это время микропроцессор подает на выход данные адреса и сигнал записи для обуславливания регистра размеров 50, и поэтому адресный декодер 40 подает на выход сигнал SZW, упомянутый выше. В это же время микропроцессор 10 уже подал на выход данные размера, ранее показанные в табл. 1, тем самым помещая данные размера в регистр размеров 50 в ответ на сигнал SZW.

Затем микропроцессор 10 загружает 2-битовые данные чередования в регистр чередований 54 (см. фиг. 7). В этом случае микропроцессор 10 подает на выход данные адреса и сигнал записи для обуславливания (определения условий) регистра чередований 54. В результате вышеназванный сигнал ITW подается на выход от декодера адресов 40. В то же время микропроцессор 10 уже подал на выход данные чередования и OBJ V SELECT, тем самым помещая эти данные в регистре чередований 54 в ответ на сигнал ITW.

Период I горизонтального сканирования.

Схема 56 определения попадания в диапазон производит детектирование или определение попадания в диапазон во время периода 1 горизонтального сканирования с тем, чтобы записать адрес OAM объекта, находящегося в положении попадания в диапазон, в векторное RAM 46.

Говоря конкретно, схема 58 адресов векторного RAM (см. фиг. 8) устанавливается в исходное положение в ответ на сигнал H1, посланный схемой 34 генерирования синхросигнала, непосредственно перед началом горизонтального сканирования. Таким образом, адрес векторного RAM устанавливается на "0". Данные приоритета объекта, которые загружены в регистр 36 адресов OAM, подаются на счетчик адресов 96 (см. фиг. 11) схемы 42 адресов OAM. Когда данные приоритета объекта установлены на "0", счетчик адресов 94 (см. фиг. 11) схемы 42 адресов OAM устанавливается в исходное положение, так что адрес OAM устанавливается на "0". Когда данные приоритета объекта на "1", счетчик адресов 94 схемы 42 адресов OAM не устанавливается в исходное положение. Тем самым окончательно загруженные данные удерживаются как исходная величина счетчика адресов 94. Когда необходимо вынести решение или определение, находится или нет объект в положении попадания в диапазон, объект, который ранее был подвергнут такому определению и действительно попадает в диапазон, будет визуализироваться на экране монитора 22 (см. фиг. 1) как имеющий предпочтение по сравнению с другим объектом, последовательно подвергаемого определению, что находится в положении попадания в диапазон. Поэтому можно изменять исходную величину адреса OAM во время операции определения попадания в диапазон, используя такой способ, и тем самым изменять уровень приоритета объекта.

Говоря более конкретно, схема 44 выборки адреса (см. фиг. 8) соединяет вывод выхода адреса схемы 42 адресов OAM с выходом входа адреса OAM 38 в ответ на сигнал IN, посланный схемой 34 генерирования сигнала синхронизации в течение интервала, когда схема 56 определения попадания в диапазон выполняет операцию определения попадания в диапазон. Дополнительно схема 48 управления OAM посылает сигнал возбуждения на OAM 38 во все времена в течение иного периода, нежели период вертикального запирания. Поэтому OAM 38 считывает данные OAM в соответствии с данными адреса, поданными на выход схемой 42 адресов OAM, и возбужденный сигнал, поданный от схемы 48 управления OAM. Регистр H-позиций 66, регистр V-позиций 68, регистр признаков 70 и регистр наименований 72 загружаются данными H-позиции, данными V-позиции, данными признаков и данными наименований (код обозначения объекта) из данных, посланных OAM 38, соответственно в ответ на сигнал загрузки, посланный схемой 74 управления регистрами.

Данные позиции H, поданные на выход регистром H-позиций 66, подаются на арифметическую схему 64 H-позиций. Как было сказано уже ранее со ссылкой на фиг. 15. Если самый старший разряд данных H-позиции установлен на "0", т.е. H-позиция представлена в диапазоне "0-255", тогда данные H-позиции подаются на схему 56 определения попадания в диапазон, как они есть. Если самый старший разряд данных H-позиции установлен на "1", т.е. H-позиция представлена в диапазоне "-256=-1" в противоположность этому, тогда арифметическая схема 64 H-позиций вычисляет "2 S дополнение" (абсолютная величина) H-позиций, и после этого посылает результат своего вычисления на схему 56 определения попадания в диапазон.

Арифметическая схема 76 V-позиций принимает сигнал V от схемы 34 генерирования синхросигнала. Затем арифметическая схема 76 V-позиций вычитает данные V-позиции, поданные на выход регистром V-позиций 68, из данных вертикальной позиции строки, указанной сигналом V, и после этого посылает результат своего вычитания на схему 56 определения попадания в диапазон.

В это время схема 56 определения попадания в диапазон принимает решение, попадает или нет объект согласно его определению в диапазон на основе данных H-позиции арифметической схемы 64 H-позиций, скорректированных при необходимости, данных арифметической схемы V-позиций, указывающих результат ее вычитания, данных выборки размера, поданных на выход регистром признаков 70, данных размера, поданных на выход регистром размеров 50 и данных OBJ V SEL, поданных регистром чередований 54. Если определено, что является положительным, схема 56 определения попадания в диапазон посылает сигнал /INRANGE на схему 58 адресов векторного RAM.

Схема 58 адресов векторного RAM посылает сигнал записи на векторное RAM 56 в ответ на сигнал /INRANGE от схемы 56 определения попадания в диапазон. Векторное RAM 46 принимает сигнал записи и данные адреса от схемы 58 адресов векторного RAM и данные (адрес OAM) от схемы 44 выборки адресов с тем, чтобы загрузить данные D1 в свое ЗУ. После того как схема 58 адресов векторного RAM выдала на выход сигнал записи в векторное RAM 46, каждый адрес в векторном RAM 46 соответственно получает приращение.

В ответ на сигнал HCO, посланный схемой 34 генерирования синхросигнала, схема 42 адресов OAM производит приращение величины своего адреса OAM на "+1". Схема 56 определения попадания в диапазон после этого выносит решение, находится или нет следующий объект в положении попадания в диапазон, таким же способом, как описано выше. После этого адрес OAM 38 для данных объекта в отношении объекта, попадающего в диапазон, загружаются в векторное RAM 46.

Как сказано ранее, схема 42 адресов OAM устанавливается в исходное положение в соответствии с данными приоритета объекта регистра 36 адресов ОАМ. Однако когда схема 42 адресов ОАМ находится в исходном состоянии, адрес ОАМ изменяется с "0" на "127". Когда схема 42 адресов ОАМ не установлена в исходное положение, адрес ОАМ получает приращение "+1" за "+1", начиная с "конечного установленного адреса". Затем адрес ОАМ изменяется с "127" на "0", тем самым приводя к "конечному установленному адресу -1".

Вышеприведенный способ определения попадания в диапазон осуществляется 128 раз в течение интервала, когда она строка сканируется в мониторе 22 (см. фиг. 1). Однако число объектов, способных быть визуализированными одной строкой, 32. Таким образом, когда число объектов, находящихся в положении попадания в диапазон, достигает "32", схема 58 адресов векторного RAM посылает сигнал INRANGE FULL на схему 56 определения попадания в диапазон, тем самым препятствуя схеме 56 определения попадания в диапазон подать на выход сигнал /INRANGE на схему 58 адресов векторного RAM.

Период горизонтального запирания.

Во время периода горизонтального запирания графические данные объекта, находящегося в положении попадания в диапазон, загружаются в буферное RAM 84.

Схема 34 генерирования синхросигнала посылает сигнал HB на схему 58 адресов векторного RAM в течение периода горизонтального запирания. Режим отсчета C/B счетчика 154 (см. фиг. 13) в схеме 58 адресов векторного RAM изменяется из режима прямого счета на режим обратного счета в соответствии с сигналом HB. Дополнительно схема 58 адресов векторного RAM производит отрицательное приращение (декременты) каждого адреса в ней в ответ на сигнал HBH, посланный схемой 34 генерирования синхросигнала, и поэтому адрес векторного RAM, при котором адрес OAM окончательно установленных данных объекта, загружаются, подается на векторное RAM 46.

Векторное RAM 46 принимает адрес от схемы 58 адресов векторного RAM с тем, чтобы генерировать требуемый адрес ОАМ. Схема 44 выборки адресов посылает адрес векторного RAM 46 на вывод/клемму входа адреса ОАМ 38 в ответ на сигналы IN и VB, посланных схемой 34 генерирования синхросигнала.

Регистр 66 H-позиций, регистр 68 V-позиций, регистр 70 признаков и регистр 72 наименований загружаются данными H-позиции, данными V-позиции, данными признака и данными наименования из данных объекта, посланных из ОАМ 38, соответственно в ответ на сигнал о загрузке, посланный схемой 74 управления регистрации.

Данные H-позиции, фиксированные в регистре 66 H-позиций, подаются на арифметическую схему 64 H-позиций. Если самый старший разряд данных H-позиции на "0", тогда схема 64 арифметических операций с H-позициями посылает "0" на счетчик размеров 60. Если самый старший разряд данных H-позиции на "1", арифметическая схема 64 H-позиций посылает данные с D3 по D5 данных дополнения "2" S (абсолютная величина) H-позиции на счетчик размеров 60. Данные, посланные на счетчик размеров 60 таким способом, используются для определения, их как блоков символа (один блок символа соответствует 8 битам) объекта, если смотреть с левой стороны в горизонтальном направлении должны быть визуализированы на экране монитора 22. Когда позиция H объекта представлена, например, как "504" (1F8H=-8), дополнение "2" S будет "8". Таким образом, каждые данные с D3 по D5 данных дополнения 2 S есть "1". Это означает, что объект визуализируется на экране монитора 22 из первого блока символа, составляющего объект. Однако дисплей объекта начинается с 0-го символа, и поэтому первый символ соответствует второму символу, если смотреть с левой стороны.

Сразу после начала в течение периода горизонтального запирания схема 62 управления счетчиком размеров принимает сигнал HBH от схемы 34 генерирования синхросигнала с тем, чтобы послать сигнал о загрузке /LD на счетчик размеров 60.

Счетчик размеров 60 реагирует на сигнал загрузки /LD схемы 62 управления счетчиком размеров, так что для этого заранее устанавливается "0", когда H-позиция объекта представлена в диапазоне "0-255", и данные, посланные от арифметической схемы 64 H-позиций, заранее устанавливаются, когда H-позиция находится в диапазоне "256-511".

Данные счетчика размеров 60 подаются на арифметическую схему 64 H-позиций. Арифметическая схема 64 H-позиций преобразует режим в отношении выполнения арифметической операции на дополнение "2" S в режиме сумматора в ответ на сигналы HCO и IN, посланных от схемы 34 генерирования синхросигнала. При таком режиме сумматора данные H-позиции и данные, посланные от счетчика размеров 60, складываются вместе. Затем результат этого сложения соответствует данным H-позиции, которые принимают размер объекта в горизонтальном направлении во внимание и представляют данные H-позиции скорректированными во время, когда данные символа из 8 точек записывались в буферное RAM 84 в количестве раз, соответствующих количеству символов в горизонтальном направлении. Дополнительно результат сложения подается на схему 90 адресов буферного RAM как данные адреса. В то же самое время данные, посланные счетчиком размеров 60, подаются на схему 78 управления сумматором адресов и используются для определения адресов объекта, т.е. символов, подлежащих визуализированию.

Арифметическая схема 76 V-позиций вычитает данные V-позиции каждого объекта, которые фиксированы в регистре 68 V-позиций, из данных о каждом номере строки, представленном сигналом V, посланном схемой 34 генерирования синхроимпульса, и затем подает результат вычитания на схему 78 управления сумматором адресов.

Схема 78 управления сумматором адресов выбирает либо данные от D0 до D5, указывающие результаты вычитания арифметической схемы 76 V-позиций, либо от D0 до D4 + сигнал FIELD, посланный схемой 34 генерирования синхросигнала, в соответствии с либо "1", либо "0", указывающими данные OBJ V SEL регистра чередований 54.

Если последнее выбрано схемой 78 управления сумматором адресов тогда одна строка производит графическое представление одной точки в вертикальном направлении. Если первое выбирается схемой 78 управления сумматором адресов, две строки производят графическое представление одной точки в вертикальном направлении.

Данные размера, загруженные в регистр размеров 50, декодируются декодером размеров 52 в сигналы /OBJ8, /OBJ16, /OBJ32 или /OBJ64.

Только необходимые биты, которые учитывают размер объекта, из данных, выбранных схемой 78 управления сумматором адресов, как описано выше, инвертируются или делаются неинверсными в схеме 78 управления сумматором адресов на основе данных V-FLIP, посланных от регистра признаков 70, и сигналов /OBJ8, /OBJ16, /OBJ32 или /OBJ64, посланных со схемы 56 определения попадания в диапазон. В результате, с A0 по A2, с AA4 по AA6, с AA8 по AA10 и с AA12 до AA13 (см. фиг. 20) посылаются на сумматор адресов 80. В это же время схема 78 управления сумматором адресов принимает данные от счетчика размеров 60 с тем, чтобы инвертировать или сделать неинверсными только необходимые биты вышеназванных данных, которые учитывают размер объекта в соответствии с данными H-FLIP, поданными от регистра признаков 70, и сигналами /OBJ8, /OBJ16, /OBJ32 или /OBJ64, посланных схемой 56 определения попадания в диапазон. После этого схема 78 управления сумматором адресов посылает свой результат на сумматор адресов 80. Далее схема 78 управления сумматором адресов принимает самый старший разряд регистра наименований 72 и данных блока, указывающий наименование объекта в регистре размеров 50, с тем чтобы произвести конверсию адреса, и после этого посылает результат конверсии адреса с помощью схемы 78 управления сумматором адресов на сумматор адресов 80.

Сумматор адресов 80 складывает самые правые биты арифметических данных H и арифметических данных V, поданных от схемы 78 управления сумматором адресов после осуществления инверсии H и/или инверсии V, и данных наименования, выданных с регистра наименований 72, и в то же время складывает самые левые биты арифметических данных H и V и данные основания объекта BASE, посланные регистром размера 50, и после этого посылает результат своего сложения на схему 82 ЗУ видеоданных/адресов как адрес.

Схема 82 ЗУ видеоданных/адресов принимает сигнал ОАЕ, используемый для возможности выхода каждого адреса на ЗУ 16 видеоданных их схемы 34 генерирования синхросигнала, с тем чтобы подать на выход каждый адрес сумматора 80 адресов на ЗУ 16 видеоданных.

ЗУ 16 видеоданных принимает от схемы 82 ЗУ видеоданных/адресов с тем, чтобы послать графические данные на схему 86 инверсии H.

Схема 86 инверсии H инвертирует или делает неинверсными графические данные 8 точек в соответствии с либо "0", либо "1" данных H-FLIP, посланных регистром признаков 70 с тем, чтобы подать на схему 88 извлечения цветовых данных.

С другой стороны, каждый адрес, посланный арифметической схемой 64 H-позиций, заранее установлен для счетчика 340 (см. фиг. 25) в схеме 90 адресов буферного RAM, и данные, посланные от счетчика 340, подаются на буферное RAM 84. Дополнительно самый старший разряд данных позиции H в регистре H-позиций 66 и сигнал переноса (перенос во время, когда вычисляется каждый адрес буферного RAM), посланный схемой 64 H-позиций, электрически обрабатываются посредством логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 404 (см. фиг. 25) в схеме 92 управления буферного RAM, и полученный таким образом результат также заранее устанавливается в счетчике 340. Если сигнал переноса есть "0" и H-позиция находится в диапазоне "256-511", тогда выход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 404 становится "0". Данные, как выход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 404 в схеме 92 управления буферным RAM, используется для генерирования сигнала записи, посылаемого на буферное RAM 84.

Схема 92 управления буферным RAM принимает выход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 404 с тем, чтобы послать либо сигнал записи /WE0, либо /WE1 на буферное RAM 84, когда цвет точки, обозначенной схемой 88 извлечения цветовой информации, не является кодом, указывающим прозрачность.

Когда дисплей объекта на экране начинается с точек нечетной нумерации, полный сумматор 396 (см. фиг. 25) в схеме 92 управления буферным RAM производит приращения адреса буферного RAM на "+1" и результат приращения посылается на буферное RAM 84.

Буферное RAM 84 принимает каждый адрес, поданный на выход схемой 90 адресов буферного RAM, цветовые данные, посланные от схемы 88 извлечения цветовых данных, цветовые данные и приоритетные данные, посланные регистром признаков 70, и сигналы записи и каждый адрес, выданный из схемы 92 управления буферным RAM, с тем, чтобы загрузить себе цветовые данные и приоритетные данные из 9 бит в целом.

В показанном варианте реализации в качестве буферного RAM 84 используется два RAM по 128х9 бит (т.е. 128х9 бит). Одно из двух RAM используется для хранения данных точек нечетной нумерации, тогда как другое из них используется для хранения данных о точках четной нумерации. Поэтому необходимо создавать два типа адресов в настоящем варианте реализации. Однако может использоваться только один тип адресов, если скорость реагирования каждого первого и второго буферных RAM 84а и 84b (см. фиг. 24) увеличена. В этом случае адрес, посылаемый из схемы 92 управления буферным RAM, не требуется.

Когда размер объекта 8х8 или больше, т.е. когда объект образован двумя или больше символами, счетчик размеров 60 отсчитывает в прямом направлении, и после этого вышеописанная операция повторяется количество раз, соответствующих количеству символов, упомянутых выше.

Схема 62 управления счетчиком размеров выносит решение в отношении синхронизации для проведения передачи данных каждого объема на буферное RAM 84, используя сигналы /OBJ8, /OBJ16, /OBJ32 или /OBJ64, посланные схемой 56 определения попадания в диапазон, и каждую величину, отсчитанную счетчиком размеров 60. Каждый адрес в схеме 58 адресов векторного RAM предотвращается от обратного отсчета (декрементирования), пока множество данных символа, составляющих один объект, не будет все записано в буферное RAM 84. Адрес схемы 58 адресов векторного RAM декрементируется на "-1" в вышеназванное время для записи всех данных символа в буферное RAM 84. В результате этого схема 58 адресов векторного RAM посылает адрес векторного RAM, в котором находятся данные адреса OAM следующего объекта, на векторное RAM 46. Данные, посланные от векторного RAM 46, посылаются на OAM 38, и данные H-позиции, выданные OAM 38, посылаются через регистр 66 H-позицй на арифметическую схему 64 H-позиций. Затем данные начальной позиции горизонтального дисплея следующего объекта посылаются снова на счетчик размеров 60 схемой 64 H-позиций. Дополнительно сигнал загрузки посылается на счетчик размеров 60 со схемы 62 управления счетчиком размеров, тем самым заранее устанавливая в положение счетчик размеров 60.

Аналогичным образом, данные объекта последующих соответствующих объектов после этого загружаются в буферное RAM 84.

Период II горизонтального сканирования.

Во время периода горизонтального сканирования данные в буферном RAM 84 преобразуются в сигнал изображения с тем, чтобы послать на RGB монитор 22 (см. фиг. 1).

После завершения периода горизонтального запирания схемы 90 адресов буферного RAM принимает сигнал /CRES от схемы 34 генерирования синхросигнала с тем, чтобы установить в исходное положение счетчик 340, предусмотренный в схеме 90 адресов буферного RAM.

Во время периода горизонтального сканирования буферное RAM 84 принимает каждый адрес от схемы 90 адресов буферного RAM с тем, чтобы генерировать графические данные, тем самым посылая их на схему 28 синтезатора. Графические данные объекта, объединенные с фоновым изображением в схеме 28 синтезатора, преобразуются в сигнал изображения посредством схемы 30 генерирования сигнала изображения. Таким образом, изображение, полученное в результате объединения объекта и фонового изображения, визуализируется на экране монитора 22.

В схеме 90 адресов буферного RAM счетчик 340 отсчитывает в прямом направлении в ответ на сигнал HCO, посланный схемой 34 генерирования синхросигнала, тем самым последовательно производя приращение каждого из адресов. Дополнительно, буферное RAM 84 возбуждается для приема адресов от схемы 90 адресов буферного RAM с тем, чтобы генерировать графические данные, которые последовательно подаются на схему 28 синтезатора.

По случаю, данные строки, которая подвергается сканированию в данный момент, подаются на выход от буферного RAM 84, и в то же время выполняется ранее описанная операция (в разделе период 1 горизонтального сканирования) снова для образования данных следующей строки.

Хотя подробно показаны и описаны предпочитаемые варианты реализации настоящего изобретения, они тем не менее иллюстрируют только пример, и поэтому должно быть ясно, что изобретение не ограничивается этими вариантами реализации изобретения. Идея и объем изобретения, как они здесь изложены, ограничиваются только изложением прилагаемой формулы изобретения.

Реферат

Изобретение относится к устройствам дисплея подвижного изображения и внешнего запоминающего устройства для использования в нем и более конкретно к видеоигровым устройствам. Целью изобретения является создание устройства дисплея подвижного изображения способного визуализировать максимальное число объектов без снижения количества объектов, визуализированных в горизонтальном направлении. Устройство дисплея подвижного изображения содержит основной блок и внешнее ЗУ, съемно монтируемое на основном блоке. Основной блок устройства дисплея подвижного изображения имеет ЗУ видеоданных для хранения в нем графических данных символов, которые составляют объект. ЗУ данных программы внешнего ЗУ имеет данные объекта об объекте, подлежащем визуализации на мониторе растрового типа, т.е. данные палитры цветов, данные горизонтальной позиции, данные выбора размера объекта и данные обозначения размера или им подобные, которые все заранее загружены в него. Данные объекта об объекте, подлежащем визуализации в него. Данные объекта об объекте, подлежащем визуализации в течение следующего периода вертикальной развертки, считываются из ЗУ данных программы с тем, чтобы загрузить их в ЗУ признаков объекта. Схема определения попадания в диапазон выносит решение, находится или нет объект в положении попадания в диапазон, исходя из данных вертикальной позиции, данных выбора размера и данных обозначения размера, и также выносит решение, находится или нет объект в положении попадания в диапазон, исходя из данных вертикальной позиции, данных выбора размера и данных обозначения размера. 2 с. и 9 з.п. ф-лы, 3 табл., 25 ил.

Формула