Код документа: SU1383344A1
00
00
со со
4
NU
Изобретение относится к вычислительной технике, в частности к уст- ройствам специализированного назначения для извлечения квадратного кор- ня, и может быть использовано в самых различных областях народного хозяйства, в системах автоматизированного управления.
Цель изобретения - сокращение ап- паратурных затрат.
На чертеже представлена блок-схема устройства.
На схеме обозначены входы 1 и 2 устройства, регистр 3 числа, Н8-триггер 4, сдвиговый регистр 5, элементы И 6.1-6.N, дополнительный элемент И 6.N+1, D-триггеры 7.1-7.N, элементы ИЛИ 8.1-8..N, квадратор 9, многоразрядный сумматор 10, блок 11 самосинхронизации , элемент НЕ 12, выходы 13Л-13.1Т устройства. Все блоки могут быть реализованы на стандратных микросхемах./
Устройство предназначено для вы- числения функции Y -|}Г.
Работа устройства рассматривается, принимая представление чисел с фиксированной запятой перед старшим разрядом ., /
Пример. Пусть .010. Необходимо найти .010. Так
как число представлено тремя старшими
разрядами, то во всех расчетах используют три старпшх разряда. Остальные разряды на результат не влияют.
На второй вход устройства подают синхросигнал 5на первый вход - аргу- мен Х), регистр 3 числа записывает значение ,010. Этот же синхроим- nyxtbc устанавливает выходы D-тригге- ров 7.1-7.N в нуль, RS-триггер 4 - в единицу, сдвиговый регистр 5 - в нуль. На выходе элементов ИЛИ 8.l- 8. N:l. .000, на выходе квадратора J9:1.000x 1.000 1.000. На выходе регистра числа 3 1.. 101, следовательно на выходе многоразрядного сумматора 10 получаем 1.101+1..101. По окончании переходного процесса в сумматоре 1 О блок 11 самосинхронизации вьфабатывает синхроимпульс, который через элемент И 6.N+1 поступает на вторые входы элементов И 6.1-6.N и записывает своим передним фронтом значение логического О с выхода знакового разряда многоразрядного cywtMaTopa в первый D-триггер 7.1. По заднему фронту синхроимпульса-с выхо
ю
15 20
5
0
5
0
5
0
5
да элемента И 6.N+I значение 1 с выхода RS-триггера 4 переписывается в первый разряд сдвигового регистра 5 и устанавливает RS-триггер в нуль. Единица с первого выхода сдвигового регистра 5 через элемент ИЛИ 8.2 из- меняет состояние второго входа квадратора 9, на выходе которого получаем 0.100 х 0.100 0.010. На выходе многоразрядного сумматора 10 имеем 1.101 + 0.010 1.111. По окончании переходного процесса в сумматоре 10 блок самосинхронизации 11 вырабатывает синхроимпульс, который через элемент И 6.N+1 поступает на вторые входы элементов И 6.1-6.N+1 и записывает своим передним фронтом значение логической 1 с выхода знакового разряда многоразрядного сумматора 10 во второй D-триггер 7.2. По заднему фронту синхроимпульса с выхода элемента И 6.N+1 значение логической 1 с первого разряда сдвигового регистра 5 переписывается в его второй разряд. Единица с второго выхода сдвигового регистра 5 через элемент ИЛИ 8.3 изменяет состояние третьего входа квадратора 9, на выходе которого получаем 0.110 х 0.110 0.100. На выходе многоразрядного сумматора 10 имеем 1.101 + 0.100 0.001. По окончании переходного процесса в сумматоре 10 блок. I1 самосинхронизации вырабатывает синхроимпульс, который , через элемент И 6.N+1 поступает на вторые входы элементов И 6. 1-6.N и записывает своим передним фронтом значение логического О с выхода знакового разряда многоразрядного сумматора 10 в третий D-триггер 7.3. По заднему фронту синхроимпульса с выхода элемента И.6.Н+1 значение 1 с второго разряда сдвигового регистра 5 переписывается в его третий разряд. Единица с третьего разряда сдвигового регистра 5 через элемент ИЛИ 8.4 изменяет состояние четвертого входа квадратора 9, на выходе которого имеем 0.101 X 0.101 0.011. На выходе многоразрядного сумматора 10 получаем 1.101 + 0.011. 0.000. По окончании переходного процесса в сумматоре. 10 блок 11 самосинхронизации вырабатывает синхроимпульс, который через элемент ,И. 6.N+1 поступает на вторые входы элементов и.6.1-6.Ызаписьшает своим передним фронтом значение логического О с выхода знакового разряда многоразрядного сумматора 10 в четвертый D-триггер 7.4. По заднему фронту синхроимпульса с выхода элемента И 6.N+1 значение 1 с третье- го разряда сдвигового регистра 5 переписывается в его четвертый разряд. Единица с четвертого выхода (выход N) поступает на вход элемента НЕ 12, следовательно, на выходе элемента НЕ 12 присутствует нуль, который устанавливает выход элемента И 6.N+1 в состояние О. Это приводит к тому, что на выходе D-триггеров 7.1-7.N значение-разрядов не меняется. Следовательно , устройство завершает счет. На выходе устройства 13.1-13.N находится результат У 0.100.
Формула изобретения
Устройство для извлечения квадратного корня, содержащее nD-триггеров, (где п - разрядность аргумента), выходы которых являются выходами устрой ства, блок самосинхронизации, входы которого соединены с выходами многоразрядного сумматора, первая группа входов которого соединена с выходами регистра числа, информационный вход и вход синхронизации которого подключены к одноименным входам устройства, отличающее ся тем, что, с целью сокращения аппаратурных затрат , оно содержит квадратор, сдвиговый регистр, п элементов И, п элементов ИЛИ, RS-триггер, дополнительный элемент И и элемент НЕ, причем вход синхронизации устройства соединен с входом установки в 1 RS-триггера и с входами установки в О Б-триггеро1 и сдвигового регистра, выходы с пер- вого по которого соединены с первыми входами соответственно с второго по п-й элементов И и элементов ИЛИ, п-й выход сдвигового регистра подключен через элемент НЕ к первому входу дополнительного элемента И, второй вход которого соединен с выходом блока самосинхронизации , а выход - с входом установки в О RS-триггера, входом синхронизации сдвигового регистра и вторыми входами элементов И, выходы которых подключены соответственно к входам синхронизации С-триггерор, информа ционные входы и выходы которых соединены с выходом знакового разряда многоразрядного сумматора и вторыми входами элементов ИЛИ соответственно выходы которых подключены к -входам квадратора, выходы которого соединены с второй группой входов многораз рядного сумматора, выход КЗ-триггера соединен .с последовательным входом сдвигового регистра :и с первыми вхо- -дами первых элементов И и Ш1И.
Изобретение относится к цифровой вычислительной технике, -в част/ р-п 2 ности к устройствам специализированного назначения для извлечения корня квадратного, и может быть использовано в различных областях народного хозяйства , в системах автоматизированного управления. Цель изобретения - снижение аппаратурных затрат, что достигается установлением новых связей и заменой комбинационного матричного умножителя квадратором. Устройство содержит регистр числа 3, PS- триггер 4, сдвиговый регистр 5, п элементов И 6.1-б.п, элемент И б(п+1) nD-триггеров 7.1-7.а, п элементов РШИ 8.1-8.П, квадратор 9, многоразрядный сумматор 10, блок 11 самосин хронизации, инвертор 12, 1 ил. . i СЛ