Устройство для вычисления квадратного корня - SU1383411A1

Чертежи

Описание

СлР

00

ОО 4

Изобретение относится к вычислительной технике и предназначено для .использования в распределенных процессорных сист€;мах цифровой обра- ботки сигналов с

Цель изобретения - повьппение быстродействия .

На фиго представлена структурная схема предлагаемого устройства; на фиг.2 - 5 - принципиальные схемы соответственно блока вычисления группы старших разрядов, блока вычисления четвертого разряда, блока выч:исления пятого разряда и блока вычисления шестого разряда; на фиг о 6 - одна из возможных схемных реализаций мультиплексора .

Устройство (фиг,1) содержит блок 1 нормализации, мультиплексор 2, блок 3 вычисления группы старших разрядов , блоки 4-6 вычисления соответственно четвертого, пятого и шестого разрядов. Кроме того, устройство (фиг.2-6) содержит элементы ИЛИ 7-25 элементы И-26-55 и коммутаторы 56-59

Устройство (фиг„1) предназначено для вычисления шести разрядного квадратного корня из двенадцати разрядного числа и функционирует следующим образом

Блок 1 нормализации формирует код порядка числа X, которьй равен числу нулей до первой правой 1 во-входном коде, и семиразрядньй код мантиссы , соответствуюгций коду входного числа, начиная с первой правой „ С выходов блока 1 нормализации на входы мультиплексора 2 (фиГоб) поступает семиразрядная величина мантиссы числа Х, Состояние младшего разряда кода порядка, который управляет мультиплексором определяется количеством левых о во входном числе Если этот разряд равен О, мультиплексор передает на вьпсод код мантиссы с нормализатора . Если состояние соответствует 1, мультиплексор передает на выход код мантиссы,, сдвинутый на один

разряд вправо-, причем на первый (старший) . выход мультиплексора подается Двоичный код с выхода мультиплексора поступает на блоки 3-6 (фиг О, которые представляют собой логические матрицы для распо- знавания соответствующих разрядов выходного кода Предлагаемый алгоритм распознавания отражен в выполнении соответствующих блоков

Блок 3 () работает следующим образом Для пояснения функционирования устройства в таблице дана распечатка значений функции Х для соот- ветствуюпщх чисел X

Из таблицы видно, что для того, чтобы идентифицировать шестиразрядный код функции, достаточно рассмотреть первые семь разрядов аргумента Если хотя бы один из двух старших разрядов, поступивших от мультиплексора , равен 1, выход первого разряда вькодного кода устройства (выход элемента ИЛИ 9) равен 1, Если в коде числа X первый разряд равен 1

и хотя бы один из разрядов с второго по четвертый равен 1, второй разряд функцииУх равен 1, СоответсТ- вующая логическая функция реализуется на элементе ИЛИ 7 и элементе И 26, Рассматривают ту область значений X, где два старших разряда функции-/Х равны 1, Если в числе X второй разряд равен 1 и хотя бы один из раз- рядов с третьего по шестой равен 1, третий разряд функции Vx равен 1, Затем рассматривают ту область X, где первый и второй разряды функции Vx равны 1 и о соответственно. Если в этой области первый разряд числа X.равен 1, или в числе X третий разряд равен 1 и хотя бы один из разрядов с четвертого по шестой равен 1, третий разряд функции Vx равен Соответствующая логическая функция реализуется на элементах ИЛИ 8 и 10, коммутаторах 56 и 57,

Выходы блока 3 (фиг,, 1 ) соединены с входами блоков 4-6„

В блоке 4 (фиг.З) определяется .четвертый разряд функции VX. Рассматривают четыре области аргумента X, определяемые следующими состояниями кода старших разрядов значения функции Vx: 1.11, 110,. 101, 100 В зависимости от того, к какой области принадлежит значение X, определяется четвертый разряд функции, например, для области чисел X, старшие разряды функции в которой равны 111, если третий разряд числа равен, четвертый разряд функции /Хравен Г (элемент ИЛИ 1.4)l Выходы блока 4 соединены с в.ходами . блоков 5 и 6о

Тем же методом последовательного распознавания в блоках 5 и 6 определяются пятый и шестой разряды функции (фиг„4 и 5), Код порядка результата получается из кода порядка входного числа сдвигом на один разряд вправо.

Формула изобретения

Устройство для вычисления квадратного корня содержащее блок нормализации , входы которого являются входами устройства, отличающее- с я тем, что, с целью повышения быстродействия , в него введены мульти плексор, блок вычисления группы старших разрядов и три блока вычисления

, д , J5 о

25

JQ lV

. с

35

4Q

50

55

четвертого,, пятого и шестого разрядов соответственно, причем выходы разрядов с IriepBoro по третий и выход младшего разряда порядка блока нормализации соединены соответственно с разрядными выходами с первого по третий порядка результата устройства и управляющим входом мультиплексора, информационные входы которого соединены с выходами мантиссы блока нормализации , выходы разрядов мультиплексора с первого по шестой подклю - чены к входам блока вычисления группы старших разрядов, а выходы разрядов мультиплексора с первого по пятый соединены с первой группой входов блока вычисления четвертого разряда, выходы всех разрядов мультиплексора, .кроме второго, соединены с первыми группами входом блоков вычисления пятого и шестого разрядов, выходы разрядов с первого по третий блока вычисления группы старших разрядов являются первым, вторым и третьим разрядными выходами мантиссы результата устройства, выход второго разряда, инверсные выходы второго и третьего разрядов, первый и второй выходы блока вычисления группы старших разрядов соединены с вторыми группами входов блоков вычисления четвертого, пятого .и шестого разрядов, выход четвертого разряда блока вычисления четвертого разряда является чет-- вертым разрядным выходом мантиссы результата устройства, инверсный выход четвертого разряда, первый, второй, четвертый, пятьй и шестой выходы блока вычисления четвертого разряда соединены с третьей группой входов блока вычисления пятого разряда , инверсньй выход четвертого разряда и выходы с второго по шестой блока вычисления четвертого разряда соединены с третьей группой входов блока вычисления шестого разряда, выход пятого разряда блока вычисления пятого разряда является пятым разрядным выходом мантиссы результата устройства, инверсный выход пятого разряда и выходы с первого по -шестой блока вычисления пятого разряда соединены с четвертой группой входов блока вычисления шестого разряда , выход которого является шестым разрядным выходом мантиссы результата устройства.

Фиг,2

5р 5р

Реферат

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации Цель изобретения - повьшение быстродействия Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора 2, блока 3 вычисления группы старпгах разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов , позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего. Мультиплексор пропускает на блоки вычисления разрядов либо код с выхода нормализатора, либо этот же код, сдвинутый на один разряд вправо Блоки вычисления разрядов представляют собой логические матрицы Устройство позволяет без увеличения аппаратных затрат повысить быстродействие извлечения квадратного корня в 20 раз по сравнению с известным устройством 1 табл., 6 ил. i (Л

Формула

ФигЛ