Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок - RU2004128074A

Реферат

1. Архитектура памяти, включающая в себя: первое запоминающее устройство, реализованное при помощи первой технологии памяти и выполненное с возможностью обеспечения хранения данных; второе запоминающее устройство, реализованное при помощи второй технологии памяти и выполненное с возможностью обеспечения дополнительного хранения данных; блок интерфейса, выполненный с возможностью обеспечения сигналов управления для первого и второго запоминающих устройств; и шину данных, соединенную с первым и вторым запоминающими устройствами и блоком интерфейса, причем каждое запоминающее устройство выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.

2. Архитектура памяти по п.1, в которой блок интерфейса реализован в специализированной интегральной схеме (ASIC), и в которой первое и второе запоминающие устройства реализованы как внешние по отношению к ASIC.

3. Архитектура памяти по п.1, в которой первое запоминающее устройство выполнено с возможностью обеспечения энергонезависимого хранения.

4. Архитектура памяти по п.1, в которой первое запоминающее устройство является статическим оперативным запоминающим устройством (SRAM).

5. Архитектура памяти по п.1, в которой второе запоминающее устройство выполнено с возможностью обеспечения энергонезависимого хранения.

6. Архитектура памяти по п.1, в которой второе запоминающее устройство является флэш-памятью NAND (И-НЕ).

7. Архитектура памяти по п.6, в которой блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью выполнения блочного кодирования данных, передаваемых в запоминающее устройство, представляющее собой флэш-память NAND, или из него.

8. Архитектура памяти по п.4, в которой блок интерфейса включает в себя генератор адресов, выполненный с возможностью обеспечения адресов для данных, передаваемых в запоминающее устройство SRAM или из него.

9. Система памяти устройства беспроводной связи, включающая в себя: запоминающее устройство типа статического оперативного запоминающего устройства (SRAM), выполненное с возможностью обеспечения хранения данных; запоминающее устройство типа флэш-памяти NAND (И-НЕ), выполненное с возможностью обеспечения дополнительное хранения данных; блок интерфейса, реализованный в специализированной интегральной схеме (ASIC) и выполненный с возможностью обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND и шину данных, соединенную с запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND и блоком интерфейса, причем запоминающее устройство типа SRAM и запоминающее устройство типа флэш-памяти NAND реализованы как внешние по отношению к ASIC, причем каждое запоминающее устройство выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.

10. Система памяти по п.9, в которой блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью выполнения блочного кодирования данных, передаваемых в запоминающее устройство типа флэш-памяти NAND или из него.

11. Система памяти по п.10, в которой устройство ККО выполнено с возможностью выполнения блочного кодирования данных на основе кода Хемминга.

12. Система памяти по п.9, в которой интерфейс включает в себя генератор адресов, выполненный с возможностью предоставления адресов для данных, передаваемых в запоминающее устройство типа SRAM или из него.

13. Система памяти по п.9, в которой блок интерфейса выполнен с возможностью приема адреса страницы для запоминающего устройства типа флэш-памяти NAND, и начального адреса для запоминающего устройства типа SRAM, для передачи данных между запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND.

14. Система памяти по п.13, в которой блок интерфейса выполнен с возможностью обеспечения сигналами управления запоминающего устройства SRAM и запоминающего устройства типа флэш-памяти NAND для выполнения передачи данных в ответ на прием команды старта.

15. Система памяти по п.9, в которой управление разрешением записи для SRAM связано с управлением разрешения чтения для флэш-памяти NAND, и причем управление разрешением записи для флэш-памяти NAND связано с управлением разрешения чтения для SRAM.

16. Система памяти по п.9, в которой устройство беспроводной связи является терминалом в системе беспроводной связи.

17. Система памяти по п.9, в которой устройство беспроводной связи является мобильным телефоном в системе беспроводной связи.

18. Устройство беспроводной связи, включающее в себя: устройство внешней памяти, включающее в себя запоминающее устройство типа статического запоминающего устройства (SRAM), выполненное с возможностью обеспечения хранения данных, и запоминающее устройство типа флэш-памяти NAND (И-НЕ), выполненное с возможностью обеспечения дополнительного хранения данных; специализированную интегральную схему (СИС, ASIC), включающую в себя блок интерфейса, выполненный с возможностью обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND и шину данных, соединенную с запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND и блоком интерфейса, причем каждое из запоминающего устройства типа SRAM и запоминающего устройством типа флэш-памяти NAND выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.

19. Устройство по п.18, в котором блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью обеспечения блочного кодирования данных, передаваемых в запоминающее устройство типа флэш-памяти NAND или из него.

20. Устройство по п.18, в котором блок интерфейса включает в себя генератор адресов, выполненный с возможностью предоставления адресов для данных, передаваемых в запоминающее устройство типа SRAM или из него.

21. Устройство по п.18, в котором блок интерфейса выполнен с возможностью приема адреса страницы для запоминающего устройства типа флэш-памяти NAND и начального адреса для запоминающего устройства типа SRAM для передачи данных между запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND, и обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND для передачи данных в ответ на прием команды старта.

22. Способ передачи данных между двумя запоминающими устройствами в устройстве беспроводной связи, включающий в себя этапы, на которых принимают начальный адрес для запоминающего устройства типа статического оперативного запоминающего устройства (SRAM); принимают адрес страницы для запоминающего устройства типа флэш-памяти NAND (И-НЕ); предоставляют сигналы управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND в ответ на прием команды старта; извлекают данные из запоминающего устройства-источника через шину данных, причем запоминающее устройство-источник является либо запоминающим устройством типа SRAM, либо запоминающим устройством типа флэш-памяти NAND; и записывают извлеченные данные в целевое запоминающее устройство через шину данных одновременно со считыванием данных из запоминающего устройства-источника, причем целевое запоминающее устройство является другим запоминающим устройством, отличным от запоминающего устройства-источника.

23. Способ по п.22, дополнительно включающий в себя этап, на котором генерируют значение кода коррекции ошибок (ККО) для каждой страницы данных, передаваемой в запоминающее устройство типа флэш-памяти NAND или из него.

24. Способ по п.23, в котором страница данных передается из запоминающего устройства типа флэш-памяти NAND в запоминающее устройство типа SRAM, причем способ дополнительно включает в себя этапы, на которых извлекают значение ККО, сохраненное в запоминающем устройстве типа флэш-памяти NAND для страницы данных, извлеченной из флэш-памяти NAND; и сравнивают извлеченное значение ККО со сгенерированным значением ККО для извлеченной страницы данных для определения того, существуют или нет какие-либо ошибки на странице данных.

25. Способ по п.24, дополнительно включающий в себя этапы, на которых при наличии ошибок в извлеченной странице данных, идентифицируют ошибочные байты в извлеченной странице данных; исправляют ошибочные байты исходя из извлеченного значения ККО, и записывают исправленные байты в запоминающее устройство типа SRAM.

26. Способ по п.23, в котором страница данных передается из запоминающего устройства типа SRAM в запоминающее устройство типа флэш-памяти NAND, причем способ дополнительно включает в себя этап, на котором записывают значение ККО, сгенерированное для страницы в запоминающее устройство типа флэш-памяти NAND.

27. Память, соединенная с возможностью обмена данными с устройством цифровой обработки сигналов (УЦОС), выполненным с возможностью интерпретации цифровой информации для: приема начального адреса для запоминающего устройства типа статического оперативного запоминающего устройства (SRAM); приема адреса страницы для запоминающего устройства типа флэш-памяти NAND (И-НЕ); приема команды старта для операции передачи страницы; обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND в ответ на команду старта; извлечения данных из запоминающего устройства-источника через шину данных, причем запоминающее устройство-источник представляет собой либо запоминающее устройство типа SRAM, либо запоминающее устройство типа флэш-памяти NAND; и записи извлеченных данных в целевое запоминающее устройство через шину данных одновременно со считыванием данных из запоминающего устройства-источника, причем целевое запоминающее устройство является другим запоминающим устройством, отличным от запоминающего устройства-источника.

28. Память по п.27, в которой УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: генерации значения кода коррекции ошибок (ККО) для каждой страницы данных, передаваемых в запоминающее устройство типа флэш-памяти NAND и из него.

29. Память по п.28, в которой страница данных передается из запоминающего устройства типа флэш-памяти NAND в запоминающее устройство типа SRAM, и УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: извлечения значения ККО, хранящегося в запоминающем устройстве типа флэш-памяти NAND для страницы данных, извлеченной из запоминающего устройства типа флэш-памяти NAND; и сравнения извлеченного значения ККО со сгенерированным значением ККО для извлеченной страницы данных для определения того, существуют или нет какие-либо ошибки на странице данных.

30. Память по п.29, в которой УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для того, чтобы при наличии ошибок в извлеченной странице данных, идентифицировать ошибочные байты в извлеченной странице данных; исправлять ошибочные байты, исходя из извлеченного значения ККО, и записывать исправленные байты в запоминающем устройстве типа SRAM.

31. Память по п.28, в которой страница данных передается из запоминающего устройства типа SRAM в запоминающее устройство типа флэш-памяти NAND, причем УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: записи значения ККО, сгенерированного для страницы, в запоминающее устройство типа флэш-памяти NAND.