Обнаружение и исправление ошибок на ступенях обработки интегральной схемы - RU2005129253A

Реферат

1. Интегральная схема для выполнения обработки данных, содержащая обнаружитель ошибок, действующий для обнаружения ошибок в работе интегральной схемы путем двойной дискретизации значений сигнала данных в интегральной схеме, причем разница между дискретизированными значениями указывает на ошибку; логическую схему исправления ошибок, реагирующую на обнаружитель ошибок и действующую для исправления ошибок в работе; и контроллер рабочего параметра, действующий для управления одним или более рабочими параметрами управления быстродействием интегральной схемы; при этом контроллер рабочего параметра динамически управляет по меньшей мере одним из одного или более параметров управления быстродействием в зависимости от одной или более характеристик ошибок, обнаруженных обнаружителем ошибок, для поддержания ненулевой частоты ошибок при работе, причем ошибки в работе исправляются логической схемой исправления ошибок так, чтобы обработка данных интегральной схемой продолжалась.

2. Интегральная схема по п.1, в которой двойная дискретизация обнаруживает значение сигнала в точке дискретизации в соответствующие разные моменты времени.

3. Интегральная схема по п.1, в которой контроллер рабочего параметра применяет управление обратной связи для регулировки по меньшей мере одного из одного или более параметров управления быстродействием в зависимости от одной или более характеристик ошибок, обнаруженных обнаружителем ошибок.

4. Интегральная схема по п.1, в которой одна или более характеристик ошибок, обнаруженных обнаружителем ошибок, содержат по меньшей мере: частоту ошибок упомянутых ошибок, обнаруженных обнаружителем ошибок; и уменьшение в быстродействии обработки вследствие исправления логической схемой исправления ошибок, обнаруженных обнаружителем ошибок.

5. Интегральная схема по п.1, в которой один или более управляющих параметров быстродействия включают в себя по меньшей мере: рабочее напряжение; рабочую частоту; напряжение смещения корпуса интегральной схемы и температуру.

6. Интегральная схема по п.1 содержит множество ступеней обработки, причем выходной сигнал ступени обработки из по меньшей мере одной ступени обработки подается как входной сигнал ступени обработки в последующую ступень обработки, при этом по меньшей мере одна ступень обработки содержит логическую схему обработки, действующую для выполнения операции обработки над по меньшей мере одним входным значением ступени обработки для генерирования выходного сигнала логической схемы обработки; незадерживающии регистр-защелку, действующий для захвата незадержанного значения выходного сигнала логической схемы обработки в момент незадержанного захвата, причем незадержанное значение подается в последующую ступень обработки в качестве выходного сигнала ступени обработки вслед за моментом незадержанного захвата; и задерживающий регистр-защелку, действующий для захвата задержанного значения выходного сигнала обработки логической схемы в момент задержанного захвата позже, чем момент незадержанного захвата; при этом обнаружитель ошибки содержит компаратор, действующий для сравнения незадержанного значения и задержанного значения для обнаружения изменения в выходном сигнале обработки логической схемы, следующим за моментом незадержанного захвата, указывающим, что логическая схема обработки не закончила операцию обработки в момент незадержанного захвата; и логическую схему исправления ошибки, действующую, когда компаратор обнаруживает изменение, для выполнения операции исправления ошибки, запрещая использование незадержанного значения последующей ступенью обработки.

7. Интегральная схема по п.6, содержащая обнаружитель метастабильности, работающий для обнаружения метастабильности в незадержанном значении и инициализации логической схемы исправления ошибки для подавления использования незадержанного значения, если метастабильность обнаруживается.

8. Интегральная схема по п.6, в которой когда компаратор обнаруживает изменение, логическая схема исправления ошибки служит для замены незадержанного значения на задержанное значение в качестве выходного сигнала ступени обработки.

9. Интегральная схема по п.8, в которой подача задержанного значения к последующей ступени обработки вызывает продвижение через операции обработки.

10. Интегральная схема по п.6, в которой, когда компаратор обнаруживает изменение, логическая схема исправления ошибки заставляет задержанное значение сохраняться в незадерживающем регистре-защелке вместо незадержанного значения.

11. Интегральная схема по п.6, в которой операции обработки в ступени обработки и последующей ступени обработки управляются незадержанным тактовым сигналом.

12. Интегральная схема по п.11, в которой, когда компаратор обнаруживает изменение, логическая схема исправления ошибки служит для стробирования незадержанного тактового сигнала для обеспечения времени для последующей ступени обработки, чтобы восстановиться от ввода незадержанного значения и вместо использования задержанного значения.

13. Интегральная схема по п.12, в которой незадержанный тактовый сигнал получается из заранее заданных фазовых точек незадержанного тактового сигнала, задержанная фазовая версия используется как незадержанный тактовый сигнал, а задержанное время захвата получается из заранее заданной фазовой точки задержанного тактового сигнала.

14. Интегральная схема по п.6, в которой множество ступеней обработки являются соответствующими конвейерными ступенями в синхронном конвейере.

15. Интегральная схема по п.6, в которой минимальное время обработки, занятое операцией обработки, больше, чем время, отделяющее момент задержанного захвата от момента незадержанного захвата, так что операция обработки, выполняемая при различных входных значениях, не воздействует на задержанное значение.

16. Интегральная схема по п.15, в которой логическая схема обработки включает в себя один или более элементов задержки для гарантирования превышения минимального времени обработки.

17. Интегральная схема по п.6, в которой максимальное время обработки, занимаемое операцией обработки, меньше, чем сумма времен, разделяющих момент задержанного захвата от момента незадержанного захвата, и время между моментами незадержанного захвата, чтобы упомянутая логическая схема обработки завершала операцию обработки за время задержанного захвата.

18. Интегральная схема по п.6, в которой ступени обработки являются частью процессора данных.

19. Интегральная схема по п.6, содержащая схему счета ошибок, работающую для хранения подсчета обнаруженных ошибок, соответствующих изменению.

20. Интегральная схема по п.19, в которой счетчик может быть считан программно.

21. Способ управления интегральной схемой для выполнения обработки данных, причем способ содержит шаги: обнаружение ошибок в работе интегральной схемы путем двойной дискретизации значений сигнала данных в интегральной схеме, причем разность между дискретизированными значениями указывает на ошибку; исправление обнаруженных ошибок в работе и управление одним или более рабочими параметрами управления быстродействием интегральной схемы; при этом по меньшей мере один или более параметров управления быстродействием управляются в зависимости от одной или более характеристик обнаруженных ошибок для поддержания ненулевой частоты ошибок при работе, причем ошибки в работе исправляются, чтобы обработка данных интегральной схемой продолжалась.

22. Способ по п.21, по которому двойная дискретизация обнаруживает значение сигнала в точке дискретизации в соответствующие разные моменты времени.

23. Способ по п.21, по которому шаг управления применяет управление обратной связи для регулировки по меньшей мере одного из одного или более параметров управления быстродействием в зависимости от одной или более обнаруженных ошибок.

24. Способ по п.21, по которому одна или более характеристик обнаруженных ошибок содержат по меньшей мере: частоту ошибок упомянутых ошибок и уменьшение в быстродействии обработки вследствие исправления упомянутых ошибок.

25. Способ по п.21, по которому один или более параметров управления быстродействием включают в себя по меньшей мере: рабочее напряжение; рабочую частоту; напряжение смещения корпуса интегральной схемы и температуру.

26. Способ по п.21, содержащий следующие шаги: подача выходного сигнала ступени обработки из по меньшей мере одной ступени обработки из множества ступеней обработки в качестве входного сигнала ступени обработки в последующую ступень обработки, при этом по меньшей мере одна ступень обработки работает для: выполнения операции обработки логической схемой обработки данных над, по меньшей мере, одним входным значением ступени обработки для генерирования выходного сигнала логической схемы обработки; захвата незадержанного значения выходного сигнала логической схемы обработки в момент незадержанного захвата, причем незадержанное значение подается в последующую ступень обработки в качестве выходного сигнала ступени обработки вслед за моментом незадержанного захвата; и захвата задержанного значения выходного сигнала обработки логической схемы в момент задержанного захвата позже, чем момент незадержанного захвата; при этом обнаружение ошибок содержит сравнение незадержанного значения и задержанного значения для обнаружения изменения в выходном сигнале логической схемы обработки, следующим за моментом незадержанного захвата, указывающего, что логическая схема обработки не закончила операцию обработки в момент незадержанного захвата; и шаг исправления ошибки содержит подавление использования незадержанного значения последующей ступенью обработки.

27. Способ по п.26, содержащий обнаружение метастабильности в незадержанном значении и инициализацию подавления использования незадержанного значения, если метастабильность обнаруживается.

28. Способ по п.26, по которому, когда изменение обнаруживается, заменяется незадержанное значение на задержанное значение в качестве выходного сигнала ступени обработки.

29. Способ по п.26, по которому подача задержанного значения последующей ступени обработки вызывает продвижение через операции обработки.

30. Способ по п.26, по которому, когда изменение обнаруживается, это заставляет задержанное значение сохраняться вместо незадержанного значения.

31. Способ по п.26, по которому операции обработки в ступени обработки и последующей ступени обработки управляются незадержанным тактовым сигналом.

32. Способ по п.31, по которому, когда изменение обнаруживается на шаге сравнения, операция исправления ошибки содержит стробирование незадержанного тактового сигнала для обеспечения времени для последующей ступени обработки, чтобы восстановиться от ввода незадержанного значения и вместо него использовать задержанное значение.

33. Способ по п.32, по которому момент незадержанного захвата извлекается из заранее заданных фазовых точек незадержанного тактового сигнала, причем задержанная фазовая версия задержанного тактового сигнала используется как задержанный тактовый сигнал, а момент задержанного захвата извлекается из заранее заданной фазовой точки задержанного тактового сигнала.

34. Способ по п.26, по которому множество ступеней обработки являются соответствующими конвейерными ступенями в синхронном конвейере.

35. Способ по п.26, по которому минимальное время обработки, занимаемое операцией обработки, больше, чем время, отделяющее момент задержанного захвата от момента незадержанного захвата, так что операция обработки, выполняемая при различных входных значениях, не воздействует на задержанное значение.

36. Способ по п.35, по которому логическая схема обработки включает в себя один или более элементов задержки для гарантирования превышения минимального времени обработки.

37. Способ по п.26, по которому максимальное время обработки, время обработки, занимаемое операцией обработки, меньше, чем сумма времен, разделяющих момент задержанного захвата от момента незадержанного захвата, и время между моментами незадержанного захвата, чтобы логическая схема обработки завершала операцию обработки за время задержанного захвата.

38. Способ по п.26, по которому ступени обработки являются частью процессора данных.

39. Способ по п.26, содержащий шаг сохранения счета обнаруженных ошибок, соответствующих упомянутому изменению.

40. Способ по п.39, по которому счет может быть считан программно.