Управление временем обращения к памяти - RU2015133910A
Код документа: RU2015133910A
Формула
1. Электронное устройство, содержащее:
процессор; и
логику управления памятью, выполненную с возможностью:
приема данных из удаленного устройства памяти; и
сохранения данных в локальной кэш-памяти;
приема индикатора кода коррекции ошибок, связанного с упомянутыми данными, и реализации политики управления данными в ответ на индикатор кода коррекции ошибок.
2. Электронное устройство по п. 1, дополнительно содержащее логику, выполненную с возможностью:
приема из хост-устройства запроса упомянутых данных и генерирование, в ответ на запрос из-хост устройства, запроса упомянутых данных из удаленного устройства памяти.
3. Электронное устройство по п. 2, дополнительно содержащее логику, выполненную с возможностью сохранения данных, принятых из удаленного устройства памяти, в локальном кэше.
4. Электронное устройство по п. 3, дополнительно содержащее логику, выполненную с возможностью:
определения, указывает ли индикатор кода коррекции ошибок, что данные, полученные из удаленного устройства памяти, были получены без ошибки; и
в ответ на определение, что данные были получены без ошибки, возвращать данные в хост-устройство.
5. Электронное устройство по п. 3, дополнительно содержащее логику, выполненную с возможностью:
определения, указывает ли индикатор кода коррекции ошибок, что данные, полученные из удаленного устройства памяти, включают в себя по меньшей мере одну ошибку; и
в ответ на определение, что данные включают в себя по меньшей мере одну ошибку:
удаления данных из локальной кэш-памяти; и
передачи нового запроса на получение упомянутых данных из удаленного устройства памяти.
6. Контроллер памяти, содержащий логику, выполненную с возможностью:
приема данных из удаленного устройства памяти, и
сохранения данных в локальной кэш-памяти;
приема индикатора кода коррекции ошибок, связанного с упомянутыми данными; и
реализации политики управления данными в ответ на индикатор кода коррекции ошибок.
7. Контроллер памяти по п. 6, дополнительно содержащий логику, выполненную с возможностью:
приема из хост-устройства запроса упомянутых данных;
определения, что данные сохранены в удаленном устройстве памяти, и генерирования, в ответ на запрос из хост устройства, запроса упомянутых данных из удаленного устройства памяти.
8. Контроллер памяти по п. 7, дополнительно содержащий логику, выполненную с возможностью:
сохранения данных, принятых из удаленного устройства памяти, в локальном кэше.
9. Контроллер памяти по п. 8, дополнительно содержащий логику, выполненную с возможностью:
определения, указывает ли индикатор кода коррекции ошибок, что данные, полученные из удаленного устройства памяти, были получены без ошибки; и
в ответ на определение, что данные были получены без ошибки, возвращать данные в хост-устройство.
10. Контроллер памяти по п. 8, дополнительно содержащий логику, выполненную с возможностью:
определения, указывает ли индикатор кода коррекции ошибок, что данные, полученные из удаленного устройства памяти, включают в себя по меньшей мере одну ошибку; и
в ответ на определение, что данные включают в себя по меньшей мере одну ошибку:
удаления данных из локальной кэш-памяти; и
передачи нового запроса данных из удаленного устройства памяти.
11. Устройство, содержащее:
устройство памяти, имеющее один или более элементов памяти;
логику управления памятью, выполненную с возможностью:
приема запроса от инициатора запроса через шину данных для данных, хранящихся в одном или более элементах памяти; и
извлечения данных из упомянутого одного или более элементов памяти,
определения, находится ли шина данных в состоянии простоя, и в ответ на определение, что шина данных находится в состоянии простоя:
передачи данных из устройства в инициатор запроса по шине данных;
инициирования алгоритма кода коррекции ошибок после начала передачи данных; и
передачи индикатора кода коррекции ошибок в инициатор запроса через шину данных.
12. Устройство по п. 11, в котором логика управления памятью дополнительно содержит логику, выполненную с возможностью:
оценки времени задержки, требуемого для выполнения алгоритма управления коррекцией ошибок; и
задержки передачи данных из устройства в инициатор запроса на упомянутое время задержки.
13. Устройство по п. 11, в котором логика управления содержит логику, выполненную с возможностью:
передачи индикатора кода коррекции ошибки «повторить» в инициатор запроса, когда алгоритм кода коррекции ошибок указывает ошибку считывания в данных.
14. Устройство по п. 13, в котором логика управления содержит логику, выполненную с возможностью:
коррекции данных; и
передачи скорректированных данных в инициатор запроса через шину данных.
15. Устройство по п. 11, в котором, в ответ на определение, что шина данных не находится в состоянии простоя, алгоритм кода коррекции ошибок реализуется до передачи данных из устройства в инициатор запроса по шине данных.
16. Контроллер, содержащий логику, выполненную с возможностью:
приема запроса из инициатора запроса через шину данных для данных, хранящихся в одном или более элементах памяти; и
извлечения данных из упомянутого одного или более элементов памяти;
определения, находится ли шина данных в состоянии простоя, и, в ответ на определение, что шина данных находится в состоянии простоя:
передачи данных из устройства в инициатор запроса по шине данных;
инициирования алгоритма кода коррекции ошибок после начала передачи данных; и
передачи индикатора кода коррекции ошибок в инициатор запроса через шину данных.
17. Контроллер по п. 16, дополнительно содержащий логику, выполненную с возможностью:
оценки времени задержки, требуемого для выполнения алгоритма управления коррекцией ошибок; и
задержки передачи данных из устройства в инициатор запроса на упомянутое время задержки.
18. Контроллер по п. 16, дополнительно содержащий логику, выполненную с возможностью передачи индикатора кода коррекции ошибок «повторить» в инициатор запроса, когда алгоритм кода коррекции ошибок указывает ошибку считывания в данных.
19. Контроллер по п. 18, дополнительно содержащий логику, выполненную с возможностью:
коррекции данных; и
передачи скорректированных данных в инициатор запроса через шину данных.
20. Контроллер по п. 16, в котором, в ответ на определение, что шина данных не находится в состоянии простоя, алгоритм кода коррекции ошибок реализуется до передачи данных из устройства в инициатор запроса по шине данных.
Комментарии