Быстродействующая процессорная система, способ ее применения и носитель записи - RU2001122104A

Реферат

1. Быстродействующая процессорная система, имеющая центральный процессор (ЦП) с первичной кэш-памятью, вторичную кэш-память, которая находится на более низком иерархическом уровне по сравнению с ЦП и в которой имеется первый микропроцессор (МП), и несколько модулей основной памяти, которые связаны со вторичной кэш-памятью и включены параллельно друг другу и каждый из которых имеет третичную кэш-память со вторым МП, при этом каждый из первых МП и вторых МП выполняет функции логического устройства кэша и функции процессора, обеспечивая тем самым распределенную параллельную обработку.

2. Быстродействующая процессорная система по п.1, в которой модули третичной кэш-памяти имеют большую длину строки по сравнению со вторичной кэш-памятью, которая в свою очередь имеет большую длину строки по сравнению с первичной кэш-памятью.

3. Быстродействующая процессорная система по п.1, в которой первый МП и второй МП совместимы с ЦП на уровне двоичного кода.

4. Быстродействующая процессорная система по п.1, в которой каждый из модулей вторичной кэш-памяти и третичной кэш-памяти выполнен в виде унифицированной кэш-памяти.

5. Быстродействующая процессорная система по п.1, в которой доступ ко вторичной кэш-памяти осуществляется со стороны ЦП как ко вторичной кэш-памяти, а со стороны первого МП - как к первичной кэш-памяти.

6. Быстродействующая процессорная система по п.1, в которой доступ к модулям третичной кэш-памяти осуществляется со стороны ЦП как к модулям третичной кэш-памяти, со стороны первого МП - как к модулям вторичной кэш-памяти, а со стороны второго МП - как к модулям первичной кэш-памяти.

7. Быстродействующая процессорная система по п.1, в которой каждая из операций по обработке данных, осуществляемой первым МП и вторым МП, выполняется в соответствии с протоколом управления, определяемым выдаваемой ЦП командой упреждающей выборки или командой интеллектуальной упреждающей выборки.

8. Быстродействующая процессорная система по п.1, в которой каждый из первых МП и вторых МП селективно выполняет обработку данных в зависимости от объема передаваемых данных и частоты передачи данных.

9. Быстродействующая процессорная система по п.1, в которой первый МП выполняет в основном операции по глобальной передаче данных или по выполнению вычислений низкого уровня с высокой скоростью передачи данных с использованием для этого данных и программ, хранящихся в нескольких модулях основной памяти.

10. Быстродействующая процессорная система по п.1, в которой каждый из вторых МП выполняет в основном обработку локальных объектных кодов с использованием для этого данных и программы, хранящихся в одной соответствующей основной памяти.

11. Быстродействующая процессорная система по п.1, в которой основная память реализована в виде динамического запоминающего устройства с произвольной выборкой (ДЗУПВ), а каждый из модулей первичной кэш-памяти и вторичной кэш-памяти реализован в виде статического запоминающего устройства с произвольной выборкой (СЗУПВ).

12. Быстродействующая процессорная система по п.1, которая реализована в виде одной микросхемы, например в виде ДЗУПВ, выполненного в виде специализированной интегральной схемы.

13. Способ применения быстродействующей процессорной системы, имеющей ЦП с первичной кэш-памятью, вторичную кэш-память, которая находится на более низком иерархическом уровне по сравнению с ЦП и в которой имеется первый МП, и несколько модулей основной памяти, которые связаны со вторичной кэш-памятью и включены параллельно друг другу и каждый из которых имеет третичную кэш-память со вторым МП, заключающийся в том, что ЦП придают функции в основном по выполнению арифметических операций высокого уровня, первому МП придают функции в основном по выполнению операций по глобальной передаче данных и выполнению вычислений низкого уровня с высокой скоростью передачи данных, а одному из вторых МП придают функции в основном по обработке локальных объектных кодов с использованием данных и программы, хранящихся в основной памяти, связанной с этим вторым МП, обеспечивая тем самым распределенную параллельную обработку.

14. Способ по п.13, в котором каждая из операций по обработке данных, выполняемой первым МП и вторыми МП, осуществляется в соответствии с протоколом управления, определяемым выдаваемой ЦП командой упреждающей выборки или командой интеллектуальной упреждающей выборки.

15. Способ по п.13, в котором для управления быстродействующим процессором используют обычные методы программирования.

16. Способ по п.13, в котором когда по меньшей мере один из первого МП и вторых МП выполняет функцию обработки данных, то данные извлекаются из кэша блока, к которому относится МП.

17. Считываемая и выполняемая компьютером программа, используемая для быстродействующей процессорной системы, имеющей ЦП с первичной кэш-памятью, вторичную кэш-память, которая находится на более низком иерархическом уровне по сравнению с ЦП и в которой имеется первый МП, и несколько модулей основной памяти, которые связаны со вторичной кэш-памятью и включены параллельно друг другу и каждый из которых имеет третичную кэш-память со вторым МП, и содержащая протокол управления в контексте команды упреждающей выборки или команды интеллектуальной упреждающей выборки, выдаваемой центральным процессором в первый МП и второй МП, при этом первый МП в основном выполняет операции по глобальной передаче данных и выполняет вычисления низкого уровня с высокой скоростью передачи данных с использованием данных и программ, хранящихся в нескольких модулях основной памяти, а второй МП в основном выполняет операции по обработке локальных объектных кодов с использованием данных и программы, хранящихся в связанной с ним одной основной памяти, благодаря чему обеспечивается распределенная параллельная обработка.

18. Быстродействующая процессорная система, имеющая ЦП с первичной кэш-памятью и несколько модулей основной памяти, которые связаны с ЦП и включены параллельно друг другу и каждый из которых имеет вторичную кэш-память с МП, при этом каждый из МП выполняет функции логического устройства кэша и функции процессора, обеспечивая тем самым распределенную параллельную обработку.

19. Быстродействующая процессорная система по п.18, в которой каждый из модулей вторичной кэш-памяти выполнен в виде унифицированной кэш-памяти.

20. Быстродействующая процессорная система по п.18, в которой доступ к модулям вторичной кэш-памяти осуществляется со стороны ЦП как ко вторичной кэш-памяти, а со стороны микропроцессоров - как к первичной кэш-памяти.

21. Быстродействующая процессорная система по п.18, в которой обработка данных, выполняемая микропроцессорами, осуществляется в соответствии с протоколом управления, определяемым выдаваемой ЦП командой упреждающей выборки или командой интеллектуальной упреждающей выборки.

22. Быстродействующая процессорная система по п.18, в которой каждый из МП в основном выполняет обработку локальных объектных кодов с использованием для этого данных и программы, хранящихся в одной соответствующей основной памяти.

23. Быстродействующая процессорная система по п.18, в которой модули основной памяти реализованы в виде ДЗУПВ, а каждый из модулей первичной кэш-памяти и вторичной кэш-памяти реализован в виде СЗУПВ.

24. Быстродействующая процессорная система по п.18, которая реализована в виде одной микросхемы, например в виде ДЗУПВ, выполненного в виде специализированной интегральной схемы.