Интегральная схема, включающая в себя программируемый логический анализатор с расширенными возможностями анализа и отладки, и способ их выполнения - RU2013104873A

Реферат

1. Устройство, содержащее:интегральную схему, содержащую:схему логического анализатора, имеющую первый вход, принимающий множество сигналов, и первый выход для обеспечения выбранных выборок сигналов, поступающих на первый вход, ипервый блок, имеющий первый вход, подключенный к схеме логического анализатора для приема одного или более сигналов, поступающих на его первый вход, и выход, подключенный к схеме логического анализатора для непосредственной подачи на него отдельного набора из одного или более сигналов, которые основаны на одном или более сигналах на первом входе первого блока, согласно заранее определенной функции, причем заранее определенная функция является конфигурируемой.2. Устройство по п.1, в котором схема логического анализатора включает в себя второй выход для обеспечения индикации обнаружения схемой логического анализатора по меньшей мере одного запускающего события, причем первый блок включает в себя второй вход, подключенный ко второму выходу схемы логического анализатора, и выходной сигнал первого блока избирательно основан на сигналах, принятых на его первом и втором входах.3. Устройство по п.2, в котором первый блок выполнен с возможностью конфигурирования в качестве накопителя, причем накопитель включается с помощью второго выхода схемы логического анализатора.4. Устройство по п.2, в котором первый блок выполнен с возможностью конфигурирования для осуществления функции, которая задействуется с помощью второго выхода схемы логического анализатора.5. Устройство по п.1, в котором схема логического анализатора содержит блок мультиплексора, подключенный к первому входу схемы логическ�