Устройство для компенсации временной погрешности между равномерной и неравномерной последовательностями импульсов - SU520946A3

Чертежи

Описание

(54) УСТРОЙСТВО ДЛЯ КОМПЕНСАЦИИ ВРЕМЕННОЙ

ПОГРЕШНОСТИ МЕЖДУ РАВНОМЕРНОЙ и НЕРАВНО.МЕРНОЙ

ПОСЛЕДОВАТЕЛЬНОСТЯМИ ИЛ1ПУЛЬСОВ чателя 3; счетчик временной задержки 6, распределитель 7 на п положений переключения (по числу блоков 2), блок задержки 8, переключатель каналов 9 и блок запоминания знака 10. При этом выход блока 10 через счетчик временной задержки 6, а выход переключателя каналов 9 через распределитель 7 соединены соответственно со схемой сравнения 5 и со стартовым выключателем 3 в каждо м блоке компенсации временной задержки 2. Кроме того, второй выход блока запоминания знака 1О соединен с дополнительным входом переключателя каналов 9, выход которого через блок задерж ки 8 подключен ко входу поэтапного включе ния распределителя 7, а объединенные входы блока 10 и переключателя каналов 9 подключены к вькодам каналов 11, 12. Устройство работает следующим образом На вход устройства по каналу 12 поступает равномерная последовательность импульсов (фиг. 2 а). Импульсы этой последовательности i,i., , i, 1 i 2 , Ь., , C, d , ЕЗ ; a.,, Ьз и т.д. расположены равномерно в одинаковых интервалах времени 0- ; t.-t, .,-... и т.д., эталонный импульс с этой последовательности в выбранном временном интервале опережает равномерно распределенные импульсы. По каналу 11 проходит неравномерная последовательность импульсов ( фиг. 26) а , Ьз , d/ ; b/ и т.д., которая на такой же интервал време ни, что и на диаграмме фиг. 2 а, опережает эталонный импульс j. , Равномерная. и неравномерная последовательностиимпульсов сдвинуты одна относительно другой на время .у (фиг. 26). Если спачала приходит эталонный импульс С|, неравномерной последовательности , блок запоминания знака 10 .подает сигнал одного знака на переключатель каналов 9 для включения канала 11 и стартовый сигнал - на счетчик временной задержки 6, на другой вход которого постоянно поступают тактовые импульсы (фиг. 26, от генератора тактовых импульсов (на чертеже не показан). С приходом стартового сигнала счетчик 6 считает тактовые импульсы (фиг. 2 г). С поступлением эталонного импульса CJ, равномерной последовательности импульсов из канала 12 блок 10 выдает на счетчик 6 столовый сигнал. С переключател каналов 9 импульсы из канала 11 или 12 поступают на распределитель 7 непосредственно и через блок задержки 8. С помощью импульсов, задержанных блоком 8, после последовательного поступления импульсов из канала 11 или 12 распределитель 7 перево дится в свое последующее положение переключения , вследствие чего блоки компенсации временной задержки 2, подключенные к распределителю 7 для получения единичного импульса, соединяются один за другим с каналом 11 или 12. Как изображено на фиг. 2, к каналу 11 через переключатель каналов 9 и распределитель 7 подключен верхний блок 2. При этом на стартовый выключатель 3 блока 2 поступают тактовые импульсы и импульсы содного из выходов распределителя 7. С приходом последних стартовый выключатель -3 замыкается и пропускает тактовые импульсы к счетчику 4, который считает их и постоянно сообщает результат подсчета на схему сравнения 5, на другой вход которой поступает результат подсчета счетчика временной задержки 6. В схеме сравнения 5 сравниваются результаты подсчета импульсов счетчиками 4, 6. Если они совпадают, схема сравнения выдает импульсы на сумматор 1, а также с другого выхода выдает возвращающийся импульс на стартовый выключатель 3 и на счетчик тактовых импульсов 4. После пропускания задержанного импульса распределитель 7 переводится в следующее положение и соединяется со следующим блоком компенсапии 2, в котором при поступлении подлежащего задержке импульса происходят такие же процессы, как в предыдущем . Соответственно задержанный импульс из схемы сравнения 5 данного блока компенсации 2 подается на сумматор 1, который эти импульсы составляет опять в последовательность импульсов, соответствующую по своим единичным интервалам последовательности импульсов на входе, и выдает на выход устройства . Формула изобретения Устройство для компенсации временной погрещности между равномерной и неравномерной последовательностями импульсов, содержащее сумматор, соединенный с и блоками компенсации временной задержки, каждый из KOTOpbLx состоит из послодовательно соединенных стартового выключателя, счетчика тактовых импульсов и схемы сравнения , выход которой подключен ко входу установки в исходное состояние счетчика тактовых импульсов и стартового выключателя, отличающееся тем, что,- с целью повыщения точности компенсации временного сдвига между равномерной и неравномерной последовательностями импульсов, в схему введены счетчик временной задержки, распределитель, блок задержки и соединен-

ные на Входе переключатель каналов с блоком запоминания знака, при этом выход блока запоминания знака через счетчик временной задержки, а выход переключателя каналов через распределитель соединены соответственно со схемой сравнения и стартовым выключателем блока компенсации временной задержки , кроме тогх), выход блока запоминания знака соединен с дополнительным входом переключателя каналов, выход которого через блок задержки подключен ко входу поэтапного включения распределителя.

Реферат

Формула